HBM3正式规格公布 每堆叠带宽效能翻倍

随着人工智能(AI)与高效能运算(HPC)应用不断发展，市场对於高效能与高能效运算的需求也在快速成长，这也使得具有高速传输能力的高带宽记忆(HBM)成为高效能图形加速器、网络设备、高效能数据中心，以及超级电脑中的主流配备。为满足各种密集型运算应用不断成长的需求，固态技术协会(JEDEC)日前正式公布最新一代高带宽存储器HBM3规范。

Tom's Hardware、HotHardware与TechSpot等报导，HBM3每针脚(per-pin)数据传输速度可达6.4Gb/s，较HBM2e传输速度提高1倍。这意味HBM3每堆叠带宽将达819GB/s，远高於HBM2e的410GB/s。HBM3带宽大幅提高的关键架构变化是在於将独立通道数量倍增到16个，再加上每个通道支持2个伪通道(pseudo channels)，因此整个HBM3可以虚拟支持32个通道。

再者，HBM3还可以支持4高(4-high)、8高(8-high)和12高(12-high)晶粒堆叠，这些晶粒透过直通矽穿孔(TSV)与基底晶粒垂直通讯，预计未来还会有支持16高(16-high)的堆叠设计。由於每个存储器层支持8Gb到32Gb等的各种密度，这使得HBM3容量可由4GB(4高、8Gb)一直到64GB(16高、32Gb)。不过JEDEC表示，目前HBM3产品将会限制在最多12层堆叠设计之内(即最大容量为48GB)，并且首批产品会先基於16Gb储存层装置。

此外，JEDEC还强调HBM3具有高平台级可靠性、可用性与可维护性(RAS)、晶粒内建修正错误代码(EEC on-die)，和实时错误报告能力，并且透过使用0.4V信号和1.1V工作电压来改善能效。

JEDEC HBM小组委员会主席Barry Wagner表示，凭藉着效能增强和可靠属性，HBM3能够充分支应需要高存储器带宽和容量的各种新应用。随着HBM3最终规范的确定和颁布，预期2022年就会见到数据中心、企业、HPC等客户开始逐步采用HBM3技术。不过由於HBM成本约为DRAM的3倍，因此一般消费性装置仍然不太会采用HBM存储器。

责任编辑：张兴民