华邦电加入UCIe联盟 助力chiplet界面标准化

华邦电加入UCIe产业联盟，协助发展2.5D/3D封装技术。李建梁摄

由处理器大厂英特尔（Intel）发起筹组的UCIe（Universal Chiplet Interconnect Express）产业联盟，存储器厂华邦电正式加入行列，并表示将结合自身的先进封装（2.5D/3D）经验，助力高效能 chiplet 界面标准的推广与普及，将可协助系统单芯片客户（SoC）设计与 2.5D/3D 后段制程（back-end-of-life；BEOL）封装连结。

UCIe产业联盟于2022年3月成立，初期成立厂商也包括 Google Cloud、Meta、微软（Microsoft）、超微（AMD）、高通（Qualcomm）、三星电子（Samsung Electronics）、台积电及日月光等厂商加入，后续又有其他厂商参与，其目的是希望将小芯片互连技术进行标准化的程序，包括推广UCIe开放标准，实现封装内晶粒间的互连，构建一个开放的Chiplet生态系统，同时也将有助于 2.5D/3D 先进封装产品的开发。

随着 5G、新能源车和高速运算等技术的飞速增长，业界对芯片制程与封装技术的要求日益严格。如今2.5D/3D 多芯片封装可实现芯片效能、能效和小型化的指数级提升，已经成为产业聚焦的主流趋势。华邦表示，如新产品CUBE: 3D TSV DRAM可提供极高带宽低功耗，确保2.5D/3D多芯片封装的能效，以及定制化存储器解决方案。

UCIe 1.0规范通过采用高带宽存储器界面，提供完整且标准化的芯片间互连环境，促进SoC到存储器间的互连升级，达到低延迟、低功耗和高效能。

此外，华邦电提供 3DCaaS（3D CUBE as a Service）一站式服务平台，不仅可提共客户技术谘询服务外，也包括3D TSV DRAM KGD 存储器芯片和针对多芯片设备优化的 2.5D/3D 后段制程（采用 CoW/WoW 技术）等相关服务。

华邦电DRAM产品事业群副总范祥云表示，2.5D/3D封装技术可进一步提升芯片效能，随着UCIe规范的普及，将在云端到边缘端的人工智能应用中充分发挥潜力。

责任编辑：张兴民