来源：内容编译自「semiengineering」，谢谢。
先进的封装被认为是保持摩尔定律发展的最可能途径，但仍有一些挑战尚待克服-潜意识中存在许多隐患。其中一些是技术性的，一些是业务的，而其他一些只是因为今天分发了必要的技能，这意味着孤岛可能会造成知识鸿沟。
到目前为止，大部分重点都放在功能上，包括应该如何划分设计以及如何在逻辑上将它们重新缝合在一起。这项工作的大部分已出现在几家垂直整合公司的产品中，这些公司在进行必要的分析时通常会使用其传统工具链。但这仅在您可以完全访问设计的所有部分时才起作用，这就是IDM成为第一个使用小芯片（Chiplet）的原因。
“它不仅超出功能，而且还超出了功能范围，” Ansys产品营销总监Marc Swinnen说。“必须对整个系统进行电磁，热，信号完整性，翘曲和机械应力的分析。他们都必须进行一致的分析，这将推动EDA设计制程的重大改变。”
封装领域有大量的开发活动。Cadence的IC封装和跨平台解决方案产品管理小组主管John Park表示：“小芯片是一种逻辑上划分系统而不是封装的方法，是一种将事物物理地组合在一起的方法。” “他们在我心目中是不同的。一旦您进行无障碍堆叠，今天的小芯片将无法工作，因为它们使用了微型凸块。您可以将小芯片世界与3D堆叠的未来联系起来。它们是松散耦合的，但它们不是一回事。”
尽管如此，小芯片和3D确实存在许多共同的问题。Synopsys产品营销总监Kenneth Larsen说：“芯片组装格式很多，据我所知，没有一种支持功率或热建模。” “本质上，这就是当您开始将东西堆叠在一起时想要的东西。散热是一个巨大的问题，功率分配也是如此，即为芯片供电。”
这个行业对此完全同意。“ 3D-IC的杀手级问题是功耗，” Ansys的Swinnen说。尽管在系统级和板级设计中更为普遍，但温度分析在芯片行业通常是事后才想到的。现在，它已成为3D设计师的前沿和中心。您需要更复杂的热分析。温度边界条件，配电网络的电力设定点，在这些大型结构中非常复杂-所有这些都必须一起模拟以收敛于解决方案。”
热分析也仅仅是开始。“一旦完成了功率和热分析，就可以评估这些元件的差异膨胀，”Swinnen补充道。“这引发了有关这些设计的翘曲，热膨胀和机械完整性的问题。”
对于现有的芯片开发团队，还有未知的未知数。CHIPS联盟执行董事Rob Mains表示：“这些因素使后端工程师，物理设计工程师或与过程相关的过程工程师感到不安。” “建筑师将提出听起来不错的想法，但可能不切实际。当您开始引入您的后端人员时，包括物理设计团队，电气分析团队或过程工程团队，封装团队-正是这些担忧开始出现。”
将小芯片放在一起有几个问题。其中之一只是物理尺寸。“细节的大小是一个问题，”Arteris IP的研究员兼系统架构师Michael Frank说。“对于将小东西安装在基板上的小芯片或2.5D来说，这可能不是问题，但它给3D带来了更多挑战。我们不再处理砾石。它是沙粒，甚至是灰尘。搭建电路板更坚固。”
处理不仅限于维度。Synopsys的高速SerDes高级产品经理Manmeet Walia说：“光学互联网络论坛（OIF）正在研究其中的一些问题。” “例如，他们正在定义静电放电（ESD）标准。与芯片到芯片环境相比，它的重量要轻得多，保护功能也要少得多。”
小芯片的灵敏度和坚固性需要特殊处理。“在运输过程中，必须将它们携带在干燥的氮气中以保护它们，” Arteris的Frank说道。“一切规模都不尽相同，但是构建了数百万个系统的人也许可以应对它。看一下保护芯片的现有机制。如果您拥有5nm的芯片，那么即使采用3V电压也无法接近它，因为氧化物无法承受该电压。另外，这些芯片中的ESD保护仅在设备通电时才起作用。如果不加电，则完全容易受到ESD的影响。”
另一个谈论但尚未解决的问题是测试。如何在组装前确保模具良好，以及如何测试完整的组装是否也良好？Mixel总裁兼首席执行官Ashraf Takla说：“内置自测（BiST）一直是SoC的重要要求，而自测功能对于在系统中使用小芯片至关重要。” “必须在晶圆级以及组装后测试小芯片。这些是其他应用程序（例如汽车和医疗）的类似测试要求。”
小芯片需要不同的测试方法。“ IP必须具有严格的测试和诊断功能，” Walia说。“他们必须这样做，因为没有什么东西会死掉。所有测试都需要在模具中完成。即使当我们查看自己的测试芯片，封装的测试芯片时，连接器上也没有发出任何声音。一切都在模具内完成。它们具有许多测试功能，而不仅仅是标准的BiST和环回。我们需要采用多种不同的方式对这些IP进行压力测试，例如扫描参考电压和电压以及无损检测。除了测试和已知的良好管芯问题之外，我们还必须构建冗余，因为一旦您构建了具有中介层或有机基板的完整封装，每个封装的价格为100美元。即使将这些封装放在一起，
除行业解决方案外，DARPA计划还尝试解决其中一些问题。“最先进的异构集成原型（SHIP）计划包括能够创建封装和测试所需的所有技术，”可编程解决方案小组CTO办公室高级总监JoseAlvarez说。英特尔。“然后是快速保证微电子原型（RAMP），它正在寻求推进微电子物理后端设计方法。这清楚地表明，美国政府非常鼓励国内半导体产业发展到可以长期持续发展的水平。”
Chiplets的变化无疑带来了新的挑战，但同时也为IP行业提供了新的机遇。“由于2.5D小芯片并没有从根本上改变大多数组件IP（例如CPU，GPU或NPU）的性质，因此该IP的设计或验证方法没有变化，” Arm技术研究员兼副总裁Peter Greenhalgh说。“对于一致的互连设计和验证，需要采取一些额外的步骤来确保对小芯片环境的可扩展性，但这并不重要。随着行业转向3D集成，将有更多机会在裸片之间划分IP。”
需要其他模型才能完成这项工作。“您需要能够将小芯片发送给其他公司，并对其进行充分描述，以便他们可以将其紧密集成到他们的设计中，” Swinnen说。“与此同时，您需要保留您的IP。这与今天出售的IP没什么不同，在IP上您还可以解决NDA和专有问题。存在技术问题和一些法律方面。而且必须有人们可以创建市场的技术标准。”
这些市场尚不存在。“小芯片目录中应包含哪些类型的信息？” 问Ansys的首席应用工程师Chris Ortiz。“有标准吗？需要哪些信息才能进行热分析或功率分析？这是必要的信息，可以帮助人们做出有关可以使用哪种封装类型的决定。如果很简单，他们可能只需要看一下散热并得出结论，便可以使用一些相当便宜的封装。或者，您将需要采用更昂贵的CoWoS（TSMC的晶片上晶圆上的晶片）类型的设计，还是硅中介层类型的设计？”
当制造和处理问题与IP结合在一起时，甚至不清楚IP公司将是谁。Cadence IP集团产品营销总监Wendy Wu说：“可能是设计公司已经在销售芯片。” ”这些是我们今天的IP客户，现在我开始看到他们进入小芯片市场。他们要求提供一些我们的接口IP，然后将其与他们的核心IP结合起来。他们可以从IP公司购买设计，然后制造，测试和维护库存。那可能是一个非常可行的模型。”
不仅需要标准，而且零件的标准化也可能是必要的。西门子EDA高级封装解决方案总监Tony Mastroianni表示：“ OCP ODSA组是一个行业范围内的合作，致力于开发标准以推动独立供应商提供的小芯片的互操作性。“他们已经建立了Chiplet Design Exchange（CDX）工作组，专注于标准化Chiplet模型，实现工作制程和测试方法。CDX工作组正在积极研究这些标准，但是要花一些时间来巩固这些标准并提供设计和测试制程，然后由小芯片提供商采用。”
小芯片的商业模型高度依赖于市场规模。“您需要一个生态系统和基础架构来提供各个芯片，”Frank说。“这个市场足够大吗？考虑做衬底，制造芯片–成本太高了，特别是在先进技术中。”
由于出现了多个接口标准，这变得更加困难。Swinnen说：“例如，如果您基于电线束（BoW）设计某些东西，那么它就无法在任何其他情况下使用。” “您不能采用相同的小芯片并将其封装在常规封装中并在正常市场上出售，因为它只能在该小芯片环境中使用。您确实必须为特定的市场设计芯片，这引起了鸡肉和鸡蛋的问题。除非有市场，谁将以这种方式设计自己的芯片？除非有可用的芯片，谁来建立市场？”
大型公司希望实现这一目标。英特尔公司的阿尔瓦雷斯（Alvarez）说：“我们需要建立一个更大的生态系统，才能真正接管整个行业，这就是我们感兴趣的。“这就是我们对开源感兴趣的原因。这就是为什么我们有兴趣与CHIPS联盟合作。”
当今构建的工具和方法论主要是从现有功能中总结出来的。西门子的Mastroianni说：“除了标准化的模型和测试方法以及成熟的小芯片生态系统之外，EDA供应商还需要提供更全面，集成的设计制程解决方案，以支持更广泛的设计社区。” “这将包括系统级设计和验证，高级封装设计和分析，IC设计和分析以及DFT和测试工具，方法和基础架构的集成。一个单一的EDA供应商不可能为所有这些技术提供一流的解决方案，因此，一种开放的，可配置的方法很可能会占上风。这将是一个艰巨的挑战，而基础广泛的3D解决方案的推广将更具挑战性。”
Swinnen同意。“我认为通过采用现有工具并增加一些附加功能并期望它将能够处理3D-IC，该行业无法实现这一目标。这是电子设计自动化市场的下一个拐点。过去，我们有很多拐点，例如IP的纳入。我们已经将finFET作为技术的转折点。3D-IC设计是下一个拐点，并且即将在您附近投影。”
在这里也可能需要改变心态。“ EDA行业如何在3D以及这种分散的环境中解决更大的概念，” Alvarez问。“它如何使以更加敏捷和灵活的方式构建的设计成为可能？与今天相比，它如何使上市时间大大缩短？”
最重要的是，这些工具必须能够处理更大的环境。“一个问题就是容量，” Swinnen说。“尽管我们今天拥有的某些超大型芯片中的某些分析非常耗费计算量，但现在您将要把其中的三个或四个放在另一个之上，再加上一个插入器，然后将整个组件一起进行分析。这就进一步提出了容量问题。我们正在谈论的电磁效应通常是非局部的，例如块周围的保护环或管芯周围的耦合。它们都具有这些非局部电磁效应。信号完整性变得更加复杂。它不仅是芯片，而且是中介层TSV封装-所有这些都必须集成在一起。”
通常，抽象可能是工具和IP的前进方向。“这些系统的规模需要某种程度的抽象，特别是当您研究热学时，” Swinnen补充说。“对于3D封装分析，您不需要知道每个栅极的热数据，但是您确实需要知道芯片的反应方式以及芯片的哪些区域正在变热。这带来了降序模型（ROM）。这些绝对是用于分析这些内容以及在IP提供商和集成商之间交换数据的完整视图的一部分。”
尽管要获得完整的，在商业上可行的小芯片市场以及可以充分利用它们的系统设计有许多障碍，但行业中很大一部分人希望看到它的发生。创建软IP市场并非易事，但它彻底改变了整个行业。对于小芯片形式的物理IP可能也是如此。没有任何挑战是无法克服的，而且一些障碍已经在降低。
但是，小芯片成为该行业不可或缺的一部分还需要多长时间？我们不确定会在几年内看到重要的公告，尽管不能确定它将促使它成为创建系统的主要方式。一些重要的人相信这个概念，但是今天还有更多的人坐在栅栏上。
