据韩媒Theelec援引业界消息，三星电子抢先全球开发出个位数纳米等级的10a DRAM合格晶粒，并计划以此为基础优化制程条件，以快速提升良率。这一进展标志着DRAM技术迈入新阶段。
合格晶粒是指从晶圆切割下来的晶粒中，能够按照设计正常运作的部分。其出现被视为设计与制程方向正确的关键信号。据悉，三星在2026年3月生产10a制程晶圆后，通过芯片特性检测确认了合格晶粒的诞生。这是首次导入4F Square架构与垂直通道晶体管（VCT）技术的成果。
业界将10纳米级制程按时代划分为1x、1y、1z、1a、1b、1c、1d，而10a则代表1d之后的新一代制程，也是首个跌破10纳米的节点。韩国专家分析，其实际电路线宽约为9.5~9.7纳米。
三星计划在2026年完成10a DRAM的架构开发，2027年进行品质测试，并于2028年进入量产阶段。据悉，在10a、10b、10c时代，三星将继续采用4F Square与VCT架构，但从10d起将转向3D DRAM技术。
与此同时，美光计划尽量延展现有设计，而SK海力士则预计在10b节点导入4F Square架构与VCT技术。中国厂商因无法进口极紫外光（EUV）曝光设备，正寄望通过3D化技术，利用成熟设备生产领先产品。
