据韩媒ET News报道，三星电子近期成功开发出采用小芯片（Chiplet）封装技术的4纳米制程AI芯片，并已完成首批试制品的效能评估。这一技术被认为是三星提升其在人工智能（AI）和高效能运算（HPC）领域晶圆代工竞争力的重要突破。
小芯片技术通过异质整合方式，将不同半导体元件连接起来，以突破传统微缩技术的瓶颈，从而提升芯片效能。三星此次在4纳米制程中采用了通用小芯片互连标准UCIe（Universal Chiplet Interconnect Express），并成功完成样品的效能评估。
UCIe标准是小芯片技术的重要规范，于2022年被确立，由三星、英特尔、台积电、高通及微软等企业共同推动。三星此前已将UCIe设计矽智财（IP）应用于晶圆代工，此次样品的成功评估进一步显示其在小芯片技术领域的加速布局。
据悉，此次通过评估的样品采用新思科技（Synopsys）IP，数据传输速度可达24Gbps。该制程（SF4X）主要用于AI和HPC芯片生产，预计将在2025年底或2026年初实现量产。此外，三星还计划在2纳米及更先进制程中继续引入UCIe技术。
目前，台积电和英特尔也分别在3纳米、5纳米及4纳米级制程中采用类似技术。未来，围绕小芯片标准的市场主导权竞争预计将更加激烈。
