英特尔：摩尔定律下一阶段 有赖系统技术协同优化

英特尔（Intel）执行副总兼技术开发总经理Ann Kelleher公布最新制程蓝图，除了强调英特尔半导体制程推进「完全走在正轨上」以外，也谈到摩尔定律的下一阶段，将仰赖目前还有待发展的「系统技术协同优化」(system technology co-optimization；STCO)概念。

综合IEEE Spectrum、彭博(Bloomberg)与Wccftech报导，Kelleher指出，摩尔定律涉及功能整合程度的提升。展望未来10~20年，流水线式的丰硕创新成果，会将这种每2年一轮的产品升级节奏延续下去。在这条路上，除了一般的半导体制程与设计的持续改进以外，还有会带来最大改变的STCO，也就是将各个组成部分一同优化，最终产生出最佳产品的概念。

Kelleher将STCO称为由外而内的开发模式，先从一项产品需要支持的工作负载与软件开始，再往下到系统架构，接着是决定要将什么样的芯片封装在一块，最后才来到半导体制程。

STCO之所以可行，很大原因在于3D整合等先进封装技术的发展，令小芯片之间得以高带宽连接。原本单一芯片的各种功能，可分配给各类专用小芯片负责，并各自使用最适合的制程技术来生产。

Kelleher举例，高效能运算需要庞大的每核心快取存储器，但静态随机存取存储器（Static Random Access Memory；SRAM）制程节点微缩的速度跟不上逻辑元件。将SRAM快取与运算核心各自做成采用不同制程的小芯片，再行3D整合的做法，就很合理。

英特尔最新研究成果已经将混合键合间距(pitch)降到3微米。Kelleher表示，如果能再缩到2微米乃至100纳米，就可以开始将逻辑功能拆成不同小芯片。另外，3D封装带来的热应力问题，乃必须解决的挑战。英特尔开发PowerVia技术，将电力传输网络移到芯片背面，达到缩小逻辑元件尺寸与减少功耗的目的。

Kelleher认为，作为设计技术协同优化（design technology co-optimization；DTCO）后继概念的STCO，目前还未臻成熟，但是部分电子设计自动化（electronic design automation；EDA）工具业者已经开始耕耘。此外，在逐渐踏入STCO时代以后，工程师需要具备跨领域的能力，不仅要了解半导体装置，也要了解技术用例。

据英特尔最新蓝图，Intel 4制程已经准备投产，而在跨入埃时代(Angstrom era)以后，同时导入RibbonFET晶体管架构与PowerVia的Intel 20A，以及有望首先采用ASML高数值孔径(high-NA)极紫外光(EUV)微影技术的Intel 18A，也分别预定在2024年上半与下半年迈入投产准备阶段。

Kelleher强调，英特尔制程发展顺利，季季有重要成果，甚至进度超前。

平行发展RibbonFET与PowerVia，是为了减少时程延误的风险。英特尔的策略是，2项技术即便没有同步到位也没关系，但PowerVia确实可望为RibbonFET带来极大的效益。

英特尔正在利用现有FinFET测试PowerVia，目前进展相当顺利。

面对PC市场需求下滑、营收减少等困境，英特尔先前透露会透过裁员、减缓新厂建设支出速度等方式因应。Kelleher表示，其部门预算不会受到撙节措施影响，反映英特尔对制程技术发展的重视。

任职英特尔超过30年、从工厂工作一路往上爬的Kelleher观察，过去的英特尔不喜分享，身边筑起高高的墙，但其实不必事事争第一，并指出英特尔如今采取的，是一种相较过去更为务实得多的途径——透过建立事故应变计划，确保重大延误问题不再发生，而且也不再把所有工作揽在自己身上，而是更加仰赖设备厂商的帮助。