IBM与东京威力科创联手简化3D堆叠芯片制造技术

IBM表示已开发出更容易制造3D堆叠芯片的新制程，现已进入测试阶段。但IBM无法确定这项技术何时能准备就绪。

根据The Register报导，IBM一直在与东京威力科创(Tokyo Electron Limited；TEL)合作研发，简化3D堆叠芯片制程。这2家公司已在纽约奥尔巴尼建立测试系统，测试如何将该技术用于完整的半导体制程中。

芯片堆叠主要用于高带宽存储器等产品，但IBM认爲有机会藉由扩大在特定体积内容纳的晶体管数量，回避摩尔定律的终结。摩尔定律的终结主要是指2纳米制程在未来几年内上线时，芯片制程有可能接近矽的物理极限。

制造垂直堆叠的芯片需在生产过程中将易碎的硅片连接到载体晶圆上。IBM表示，这些载体晶圆也能由矽制成，但在加工后需用机械力将其分开，这可能会损坏晶圆并降低良率。因此，目前通常使用玻璃，因爲玻璃可暂时黏合到生産晶圆上，透过紫外线雷射脱胶。

IBM和东京威力科创表示，已经开发出新制程，改采红外线雷射对硅片进行脱胶，这代表能用标准硅片作为载体，不必使用玻璃，而能简化制程。这种制程还有其他优势，例如消除工具兼容性问题、减少缺陷以及实现晶圆的线内测试。

IBM与TEL自2018年以来一直致力于研发该技术。后者主要负责开发新的300毫米生産装置，该单元能释放和分离黏合的硅片，用于批量生産。IBM并未回应这种新制程何时可真正准备好用于生产3D堆叠芯片。然而，一般测试系统若要转化爲可用商业制程，似乎至少需要几年时间。

责任编辑：张兴民