台积电打造4X效能怪兽 CoWoS-L助AI芯片再攻顶

尽管2022年消费电子终端与IC需求充满不确定性，不过高效运算(HPC)领域群雄争霸的态势丝毫不变，HPC大厂对于算力追求可说是没有极限。而台积电先进封装平台3D Fabric中的CoWoS技术走过稳紮稳打的十年耕耘，一条龙服务口碑爆棚，更衍生出type S、R、L「三大变种」。

除最受欢迎的标准型CoWoS-S受到各界好评，熟悉先进封测业者透露，追求「4X」倍缩光罩、延续矽桥(Silicon Bridge)对接概念的CoWoS-L，有机会在2年内进入商品化阶段，锁定最顶级的AI训练(Training)HPC芯片，也传出是台积电支持「4X」2.5D IC封装技术唯一解方，目前正与HPC大厂共同商讨如何化解载板(Substrate)端的挑战。

近期量产成功的是CoWoS-R技术，CoWoS-R主打有机中介层(Organic Interposer)，相较于标准型CoWoS-S行之有年的矽中介层来作为晶粒与电路板或载板之桥梁，采用有机中介层可望稍微降低一点成本，适合对于「价格敏感」、「芯片体积稍小」的AI HPC客户，目前CoWoS-R已经获得超微(AMD)采用。

熟悉先进封测业者坦言，AI芯片主要分为训练、推论(Inference)端，AI训练芯片需要处理庞杂数据的强大算力，也是NVIDIA等业者强项，如先前Tesla所推出的Dojo自研芯片也是作为AI训练，为核心级的超级HPC芯片。

晶圆级封测供应链透露，超级AI芯片持续追求算力升级，将异质整合更多的逻辑运算芯片与高带宽存储器(HBM)，使得次时代的HPC体积、面积都将更大，目前CoWoS-S已经可以做到3X倍缩光罩(reticle size)。

既有的CoWoS-S理论上可以直上「4X」领域，但成本相当高昂，几乎「没有利润」，也因此，CoWoS-L采用体积较小的矽桥，追求「Interposer微型化」方式作为连接桥梁，颇有化整为零功效。CoWoS-L将成为AI芯片继续「向上攻顶」的选项，也传出是台积电内部评估最适合顶规AI芯片的CoWoS封装衍生型技术。

业者坦言，CoWoS-L目前也有部分挑战，即是要求尺寸更大的封装载板，甚至得上攻77mmx77mm以上。对于载板厂来说，这样的产品良率绝对是一大瓶颈，在一般HPC用的ABF载板产能仍高度供不应求态势下，载板厂也未必愿意砸下大宗资源于「量少质精」的产品。

此时，龙头AI芯片客户的影响力与话语权更显重要，传出目前台积电与AI训练芯片钻石级客户都持续努力中，将共同携手载板厂打造最顶级的HPC芯片。

回顾台积电的先进封测技术，先前苹果(Apple)的怪兽级M1 Ultra采用的UltraFusion封装架构，经过证实为采用InFO_LSI(Local Silicon Interconnect；LSI)技术，正是以体积约是矽中介层10%的矽桥对接。

虽然苹果由高端PC芯片开始导入，但事实上台积电先进封装技术在AI、数据中心领域一条龙服务行之有年，CoWoS-L也是从LSI概念延伸，进一步跨入「4X」的2.5D IC封装领域，估计将在2023~2024年实现量产，客户传出是在AI领域高举大旗的国际级龙头业者。

CoWoS做为台积电指标级的2.5D IC先进封装技术，持续朝向顶规效能与成本竞争力两大方向升级，与英特尔(Intel)、三星电子(Samsung Electronics)分庭抗礼。台积电等发言体系，向来不对特定厂商、单一客户等状况作出公开评论。

责任编辑：朱原弘