大容量高速率FPGA产品测试综合方案

　　从不同层面考量解决方案

　　按照现在FPGA的发展状况，单纯靠软件的方法，是无法做好产品检测的，要把软件与硬件结合起来。

　　一是大容量。现在百万门级FPGA的应用已经很多了。对设计工程人员来说，门数的增多必然会对设计提出更高的要求。比如在FPGA不同模块进行拼接合成的过程中，必然会遇到模块与模块之间的接口问题，而传统的仿真、测试仅限于模块内部或模块自身，涉及模块与模块之间的协同问题，往往是实时信号，无法用静态的仿真工具体现出来，这时就需要外部测试仪器的介入。

　　二是高速率。现在FPGA内部信号速率变化得很快，频率可以达到300MHz、500MHz，甚至更高，局部可能会有上1000MHz的时钟速率。另外FPGA接口速率也有很大提高，比如现在通信行业经常用到FPGA做桥片、数据发送器或接收器，最高速率已达到28GHz，以往经常使用IC，而现在为了实现更加灵活的协议操作度，往往使用FPGA来实现。在时钟速率较低的情况下，不需要进行过多的测量验证，误码率也可以达到相关要求，可是当速率提高到28GHz时，如果没有一个更好的测量手段，将很难对系统做出客观正确的判断。

　　解决方案需要从不同层面进行考量。第一个层面需要对承载FPGA的PCB板进行测量，比如它的走线、设计、过孔等，在测试中可以通过阻抗、差损等专用的信号外展性测试方案，对PCB的质量进行评估。这可使测试者了解这个PCB板可以跑多快的速率。第二个层面是对信号本身的质量进行考察。现在FPGA的高速接口都可以对信号的摆幅、预加重等参数进行调节，在接收端对均衡、时钟恢复等参数进行调节。但这些参数究竟调速到什么程度是最优的呢？这就需要在板级对信号进行采集，然后进行分析，提供一种类似仿真的功能。它可以在测量系统中，把FPGA的内部设置直观地反映到信号中去，不需要实际调节FPGA的参数，而是在测量系统中反映出来。第三个层面涉及误码的测量。客户显然更关心接收端的容限能力，即能接受多差的信号，而不出现误码。

　　当然，对FPGA的测试大部分是通过软件实现的。首先是成本比较低，不需要外购设备和仪器。其次是可以把大部分的设计缺陷找出来。但是软件方式，无论是静态仿真，还是动态仿真，都存在部分测试需求无法满足的情况。比如实时性问题，因为FPGA总是作为运算系统的一个子模块来运行的。FPGA配合板内其他模块时的工作状态，用仿真工具是没法直接测量的，比如是否要设置一些容限，是否进行一些时钟的约束性保护等，都需要用到外部的测量设备。另外，在测试的精度方面，FPGA的内部软件测试只能做逻辑信号的状态采集，无法看到定时信息。而FPGA中定时的测试数据又是非常重要的。这些测量也只能通过外部硬件设备来完成。总之，按照现在FPGA的发展状况，单纯靠软件的方法，是无法做好产品检测的。但也不能完全摒弃软件方法，要把软件与硬件结合起来，用软件方法可以发现产品中80%的问题，剩下20%的问题只能用外部的仪器来测量。但是，这20%的问题往往需要花费80%的时间和精力去处理。

　　组合应用测试工具

　　泰克很早就预计到数字电路的发展是一个不可阻挡的趋势，数字电路的趋势是高速化、串行化。

　　至于测试工具的选择，无外乎是示波器与逻辑分析仪等。逻辑分析仪是数字化的采集设备，专门用于检测数字逻辑。它通道数多，本身状态时钟速率可以达到2G～3GHz，可以与局部时钟、系统时钟匹配起来，可以以时钟的节拍，对信号进行锁存，从而看到FPGA内部的工作状态。在泰克的示波器家族中MSO（混合信号示波器），即带有逻辑通道的示波器，是非常重要的一类，它还可以看到模拟信号。

　　对不同规模的FPGA进行调试会用到不同的设备：如果对大容量FPGA进行检测，逻辑分析仪更适合一些，它的通道数更多，状态速率更匹配于大容量FPGA；如果是对一些小型FPGA进行检测，MSO更加适合，它除了可以测量逻辑信号之外，还可以测量模拟信号。另外，在泰克的解决方案中，还有一套逻辑分析仪与示波器匹配使用的方案，可以让用户既看到逻辑信号又看到模拟信号，即从两种不同角度对一个信号进行观测。

　　泰克很早就预计到数字电路的发展是一个不可阻挡的趋势，数字电路的趋势是高速化、串行化。泰克在FPGA调试的重要工具发展方面有着长期的积累。2011年泰克公司又收购了Veridae公司，以扩展大规模ASIC/FPGA设计仿真产品线，提供了Clarus、Certus、Corus系列产品，针对SoC、ASIC设计、原形验证以及系统设计提供片上仪器测试方案。如Certus调试套件就是一种灵活的、经过验证的解决方案，可以用于所有高端Xilinx或Altera FPGAs及各种现有的FPGA原型电路板上，而不管特定ASIC设计采用什么I/O或FPGA拓扑。