新创公司实现八星期完成SoC设计里程碑

    一家位于美国加州的新创公司Algotochip Corp.稍早前宣布，已经完成一款系统单晶片( SoC )计，据称仅需要八到十六个星期，便可让晶片从编写C 程式码到实际完成，这也首次真正实现了自动化“软体到晶片”( software-to-chip )设计的梦想。

    “我们可以在短短八个星期内，将你的设计从演算法变成真正的晶片，” Algotochip公司技术长暨创办人Satish Padmanabhan说，该公司的EDA工具可直接从C演算法来建置数位晶片。“针对SoC设计，我们的解决方案能够从C程式码产生适用的RTL 。”

    Algotochip公司是在2012年Globalpress电子高峰会上发表这项技术，该公司提出的解决方案，包括软体、韧体和硬体设计师的C程式码以及测试激励向量等面。Padmanabhan是ZSP公司(2006年被Verisilicon收购)的前共同创办人兼总架构师，两年前，他曾经开发出首个超纯量DSP，并从苹果和其他公司召募了一批软体专家；而今天，他再度推出了可接受C程式码档案输入，并输出绘图资料系统II(GDSII)、可用于开发SoC的专有引擎。

    Algotochip表示，该公司已经与六家以上的客户合作，证明其方法学是可行的，但目前可揭露的客户名单仅有德国的MimoOn Gmbh，这家公司开发的mimoOn mi!是一款符合LTE标准的行动PH​​Y，已经成功在台积电(TSMC)投产。OimoOn在十二个星期内便完成了两个“what if”设计，其中一个采用台积电的40nm制程，第二个采用90nm制程。出于功耗考量，该公司之后选择推出具备低功耗特性的第二个SoC产品。

Algotochip的设计流程，从设计师提供C程式码(左)开始，而后产生一个专用可编程微控制器(顶部)，接下来再和一个数位讯号处理器(DSP)、记忆体管理单元(MMU )以及I/O等共同构成一款SoC。

    Altotochip达成了SoC设计师所企求的圣杯，该公司提供了完整的软体工具，它能使用客户的C程式码，但客户却不需具备任何与Algotochp专有技术和工具的相关知识。来自EDA系统的GDSII设计都能产生出可送往台积电进行制造的档案，而所有的智财权(IP)都会保留在客户手中──Algotochip并不需要授权。若设计人员希望使用ARM或其他IP供应商所授权的核心，Algotochip也能满足这些需求。

    在Algotochip的设计流程中，首先会分析设计师提供的C程式码，并针对这些C程式设计提供最佳化的建议，Algotochip还会产生一组系统规格建议选项。一旦设计师回答了选项问卷，Algotochip便会设计出基础系统架构，并产生包含韧体和软体在内的完整SoC设计──从设计师将C程式码交给Algotochip开始，在八到十六个星期内便可以交付成果，即交还GDCII给设计人员。

    Algotochip同时声称其专利的功率感知架构可严格控制漏电流，这对延长行动设计的电池寿命很有帮助，该公司还致于开发其他SoC应用的专有技术，包括DSP、ASIC、ASSP和FPGA等。