三星3D芯片封装技术通过测试，基于TSV技术将灵活用于7nm及5nm工艺

在 Intel、台积电各自推出自家的 3D 芯片封装技术之后，三星也宣布新一代 3D 芯片封装技术——X-Cube 已通过测试，基于 TSV 硅穿孔技术，可以将同芯片搭积木一样堆叠起来，目前已经可以用于 7nm 及 5nm 工艺。

将芯片从 2D 平铺封装改成 3D 立体式堆叠式封装已经成为目前半导体业界的共识，这种在第三维度上进行拓展的封装技术能够有效降低整个芯片的面积，提升集成度。目前业界领头羊都在 3D 封装技术上面努力着，前有台积电的 CoWoS（实际上是 2.5D），后有 Intel 的 Foveros，现在三星也公布了自家的 3D 封装技术，名为 X-Cube。

图源：BusinessKorea

X-Cube 的全称是 eXtended-Cube，意为拓展的立方体。在 Die 之间的互联上面，它使用的是成熟的 TSV 工艺，即硅穿孔工艺。目前三星自己的 X-Cube 测试芯片已经能够做到将 SRAM 层堆叠在逻辑层之上，通过 TSV 进行互联，制程是他们自家的 7nm EUV 工艺。三星表示这样可以将 SRAM 与逻辑部分分离，更易于扩展 SRAM 的容量。另外，3D 封装缩短了 Die 之间的信号距离，能够提升数据传输速度并提高能效。

据悉，X-Cube 这项技术可让芯片工程师们在进行定制化解决方案的过程中，能享有更多弹性也更贴近他们的特殊需求。三星在 7nm 制程的测试过程中，成功利用 TSV 技术将 SRAM 堆叠在逻辑芯片顶部，从而释放出空间，以更小的面积封装更多的内存。通过 3D 集成，超薄封装设计显著缩短了模具之间的信号路径，最大限度地提高了数据传输速度和能源效率。此外，客户还可以根据自己的要求调整内存带宽和密度。

X-Cube 可灵活应用于未来芯片之上，包括 5G、AI 和高性能计算等领域的芯片均可使用该技术。三星表示 X-Cube 已经在自家的 7nm 和 5nm 制程上面通过了验证，计划和无晶圆厂的芯片设计公司继续合作，推进 3D 封装工艺在下一代高性能应用中的部署。三星将会在下星期的 Hot Chips 峰会上公布关于 X-Cube 的更多信息。

此外，三星负责晶圆制造市场战略的高级副总裁 Kang Moon-soo 表示：“三星新的 3D 封装技术确保了 TSV 的可靠互连，即使在最尖端的 EUV 工艺节点上也是如此。三星致力于带来更多的 3D 封装创新，推动半导体领域的发展。”