存储器测试电路开发环境支持学习功能

随着芯片供应商对深度学习的兴趣不断增加，意味着SoC对于存储器的需求量将会大增，进而带动存储器测试需求...

厚翼科技(HOY Technologies，HOY)发布最新“存储器测试电路开发环境BARINS 3.0”，开放使用者自定义元件库(Cell Library)的Cell行为，让BRAINS学习如何根据定义的Cell行为，决定存储器时脉路径并提供最佳化的测试电路，大幅缩短测试时间，并降低测试费用。

深度学习(deep learning)是在人工智能(Artificial Intelligence ；AI)领域中的一个新兴话题，也是成长快速的领域，而AI将引发存储器测试需求，现已有许多芯片供应商对深度学习的兴趣不断增加，意味着系统单芯片(SoC)对于存储器的需求量将会大增，进而带动存储器测试需求。

厚翼科技最新发布的存储器测试电路开发环境BARINS 3.0，开放使用者自定义元件库(Cell Library)的Cell行为，让BRAINS学习如果遇到使用者定义的Cell行为，决定存储器时脉(Memory Clock)由那一个时脉路径提供，可大幅降低使用者比对存储器落在时脉域(Clock Domain)的比对时间，并提供最佳化的存储器测试电路、大幅缩短测试时间，降低测试费用。

厚翼科技最新“存储器测试电路开发环境-BARINS 3.0”内建数个已知Gate Cell的行为，在Auto Identification 后段，进入Auto Clock Tracing之前，BRAINS会开始建立所有Memory的Hierarchy并找出共同的Top Hierarchy。

对照其他存储器测试开发工具而言找出共同的Top Hierarchy在复杂的电路中会花费很长的执行时间，以BRAINS3.0而言，但若电路设计没有大幅更改，之后就可直接使用第一次搜寻的结果，可节省三倍的执行时间。

厚翼科技针对各式存储器提供测试与修复解决方案，提供最佳化的存储器测试电路，从产品设计源头大幅提升测试良率，提高产业竞争力，先进的功能与友善的介面能大幅缩减测试成本与产品上市的时间，满足制造商的成本和产品可靠性的需求。