三星展示3nm工艺芯片：写入电压只需0.23V

根据TomsHardware的消息，在近日的IEEE国际固态电路会议（ISSCC）上，三星工程师分享了即将推出的3nmGAEMBCFET芯片的制造细节。

据了解，GAAFET晶体管（闸极全环场效晶体管）从构造上有两种形态，是目前FinFET的升级版，一是常规GAAFET，使用纳米线(nanowire)作为晶体管的鳍(fin)，二是MBCFET(多桥通道场效应晶体管)，使用的鳍更厚更宽一些，称之为纳米片(nanosheet)。

三星表示传统的GAAFET工艺采用三层纳米线来构造晶体管，栅极比较薄；而三星MBCFET工艺使用纳米片构造晶体管，三星已经为MBCFET注册了商标。三星表示，这两种方式都可以实现3nm，但取决于具体设计。

三星于2019年便展现了3GAE工艺的原理。三星表示，与7LPP技术相比，3GAE能够实现30%的性能改进，功率降低50%，此外晶体管密度可以提升80%。

在此次会议上，三星还首次展示了采用3nm工艺制造的芯片，是一颗256Mb(32MB)容量的SRAM存储芯片，这也是新工艺落地传统的第一步。

三星的第一颗3nmSRAM芯片用的就是MBCFET，容量256Mb，面积56平方毫米，最令三星骄傲的就是超低功耗，写入电压只需要区区0.23V，这要感谢MBCFET的多种省电技术。

按照三星的说法，3GAE工艺相比于其7LPP，可将晶体管密度增加最多80％，性能提升最多30％，或者功耗降低最多50％。

在三星路线图上，14nm、10nm、7nm、3nm都是全新工艺节点，其他则是升级改善型，包括11/8/6/5/4nm等等。据了解，三星3nm预计明年投入量产，但尚未公布任何客户。

而说到这里，就不得不提到三星一直以来最大的竞争对手——台积电。

台积电的3nm将会继续使用FinFET技术，号称相比于5nm晶体管密度增加70％，性能可提升11％，或者功耗可降低27％，预计今年晚些时候投入试产，明年量产，客户包括除了苹果、AMD、NVIDIA、联发科、赛灵思、博通、高通等，甚至据说Intel也会用。