三星HBM5导入2纳米工艺

据韩媒ZDNet Korea报道，三星电子计划在下一代高带宽内存（HBM5）的基础裸晶中引入2纳米环绕栅极（GAA）晶圆代工工艺。三星晶圆代工事业部技术开发室长具滋鑫撰文指出，HBM5的运行速度预计将比前代产品提升50%以上，因此需要采用2纳米GAA工艺并实现更高密度的硅通孔（TSV）。此举标志着HBM的市场竞争已从单纯的内存堆叠层数和封装能力，延伸至基础裸晶的逻辑工艺层面。对于AI加速器而言，更先进的工艺有助于降低功耗并提升信号处理能力，从而增强整体AI芯片的性能。

基础裸晶位于HBM堆叠结构的底部，负责与GPU等外部处理器进行数据交换。自HBM4起，该部件开始采用晶圆代工先进工艺，逐渐成为融合定制接口、电源管理和信号处理的逻辑平台。三星此前宣布将于2026年2月商用出货HBM4，并在同年5月提供12层HBM4E样品。数据显示，HBM4和HBM4E均采用4纳米逻辑基础裸晶，其中HBM4的处理速度达11.7Gbps，单堆叠带宽最高为3.3TB/s；HBM4E的稳定引脚速度可达14Gbps，并能扩展至16Gbps。具滋鑫表示，4纳米工艺能够优化面积与性能，并通过改进金属布线层来改善功耗和散热。

与其他供应商相比，三星具备内存、晶圆代工和先进封装的综合能力，能够将HBM堆叠、基础裸晶与客户的AI加速器需求进行整合设计。近期传闻博通下一代高速通信芯片将采用三星先进工艺，显示出三星正致力于将先进工艺、内存和封装能力整合为面向AI客户的一体化解决方案。为确保HBM5的顺利推进，三星已成立公司级专项工作组，力求在首批样品阶段就达到性能和成品率标准，并在样品推出后约3个月内建立量产准备体系，以缩短新产品从验证到量产的周期，满足AI客户快速迭代的需求。