据媒体报道，人工智能的快速发展推动了高带宽存储器（HBM）需求的激增。作为英伟达HBM4的核心供应商，三星已实现批量供货，但10纳米级1c DRAM良率的不稳定成为当前的主要瓶颈。
三星HBM4的核心逻辑芯片采用4纳米工艺，其量产良率已超过80%，能够满足商业化需求。尽管在测试阶段良率曾达到90%以上，但由于工艺升级出现回落。目前，三星正集中力量提升1c DRAM和封装环节的良率，以应对市场竞争和技术挑战。
为抢占HBM4市场先机，三星率先引入1c DRAM技术，其波长为11-12纳米，比SK海力士和美光的1b工艺更为精细。此外，其4纳米逻辑芯片技术也领先于同行，使三星成为首家向英伟达批量供应HBM4的企业。
然而，三星1c DRAM的良率目前仅为60%，远低于行业普遍的80%以上水平。由于每颗HBM4需要堆叠12颗DRAM芯片，低良率显著推高了生产成本。为此，三星已将HBM4价格上调20%以上。未来，1c DRAM技术还将应用于HBM4E，因此攻克良率难题对三星而言至关重要。
