Marvell携手台积电，2纳米3D堆叠技术引领未来

Marvell展示了采用台积电2纳米制程的矽智财（IP），用于AI和云端基础设施芯片。该2纳米矽IP平台支持3D垂直堆叠双向互连，输入/输出速度达每秒6.4 Gbits，提升带宽或减半实体连接数量。

随着芯片设计复杂性增加，3D堆叠技术成为应对光罩尺寸限制的挑战，减少对小芯片设计的依赖。该平台结合电气与光学串行器/解串行器（SerDes）、先进封装技术、矽光子等半导体IP，可组装定制化AI加速器、CPU等。

Marvell曾在2022年发布3纳米技术平台，首款芯片处理器于2023年推出，已发展多个标准和定制化芯片。虽未明确2纳米芯片发布时间，但推测可能在2026年问世。

Marvell研发长表示，与台积电的合作对研发复杂矽解决方案至关重要，使其推出领先业界的效能、晶体管密度和效率解决方案。