​英特尔 Chiplet 战略加速 FPGA 开发

Chiplet 使英特尔 PSG 能够为其 FPGA 添加许多新功能

英特尔可编程解决方案事业部 (PSG) 自 2016 年发布公司首款英特尔 Stratix 10 设备以来，一直依赖小芯片技术来实现其现场可编程门阵列 (FPGA) 。这些 FPGA 使用英特尔的嵌入式多芯片互连桥 (EMIB) 封装技术将主 FPGA 芯片连接到各种接口和内存小芯片。英特尔继续使用相同的 EMIB 封装技术将小芯片集成到其下一代英特尔 Agilex FPGA 中。基于小芯片的设计方法的一项显著优势对于英特尔 PSG 尤为重要，即该技术使英特尔能够快速为其 FPGA 产品系列添加新成员。

2018 年 2 月：58Gbps PAM4 收发器。

2019 年 8 月：PCIe 4.0 支持。

2019 年 11 月：业界首款拥有超过 1000 万个逻辑元件的 FPGA。

2022 年 4 月：PCIe 5.0 x16 运行速度为 320 亿次传输/秒。

2022 年 9 月：直接模拟/数字射频 (RF) 转换速度为 640 亿次转换/秒。

2023 年 3 月：116Gbps PAM4 收发器。

2023 年 5 月：PCIe 5.0 和 CXL 硬件支持。

英特尔 PSG 副总裁兼总经理 Deepali Trehan 表示，英特尔 FPGA 中小芯片的功能是客户决定在其系统设计中使用这些 FPGA 的主要原因。在 FPGA 中使用小芯片使英特尔能够在其他设备中提供技术先进的功能（例如上面列出的功能）之前，降低开发风险并大大缩短开发时间。

BittWare 就是此类长期客户之一，该公司开发基于外围组件互连 Express (PCIe) 总线标准的基于 FPGA 的加速卡。BittWare 开发这些基于英特尔 FPGA 的 PCIe 加速卡已有至少 20 年的历史。这些 PCIe 卡用于计算加速、网络和传感器融合，并在边缘应用中经常与 Intel Xeon CPU 配合使用，用作高性能数据处理器和输入/输出 (I/O) 引擎。

Molex BittWare 业务部门副总裁兼总经理 Craig Petrie 指出，在 FPGA 中使用小芯片可以比其他方式更快地为 FPGA 带来新的 I/O 功能。组件级的快速上市使得 BittWare 的板级产品也能实现同样快速的上市时间。Petrie 特别指出，小芯片使 BittWare 能够快速连续提供具有 PCIe 4.0、PCIe 5.0、Compute Express Link (CXL) 和高速以太网端口的加速卡。

Petrie 表示：“Tiles（小芯片）解决了一个大问题。”他解释说，如果必须为每个新的 I/O 标准（例如各代 PCIe 和以太网标准）设计新的单片 FPGA，则不可避免地会出现一些细微的变化在FPGA的整体设计上与上一代相比。这些细微的变化需要 BittWare 方面进行设计修订，而这些修订将需要额外的设计时间。通过使用小芯片来实现这些 I/O 功能，FPGA 的中心部分（主硅芯片）可以保持不变。因此，小芯片允许英特尔等半导体供应商更快地适应这些新的 I/O 功能，并且无需重新设计主 FPGA 芯片。“这降低了我们的设计风险，”BittWare 的 Petrie 解释道。

Liquid-Markets-Solutions (LMS) 联合创始人、总裁兼首席执行官 Seth Friedman 对于基于小芯片的 FPGA 也有类似的看法。他的公司开发了一种名为“ÜberNIC”的网络接口卡（NIC），该卡最初是为金融市场的高速交易领域开发的。在这个市场中，每一微秒都很重要，因为较慢的交易根本无法获得与较快的交易那么多的利润。因此，LMS 开发了一个快速、基于硬件的完整以太网协议栈，并将其体现在其网卡上的 Intel FPGA 中，以满足金融界的低延迟要求。

而LMS 很快发现，许多其他涉及电信、计算、广播、研究和学术界的公司也需要同样快速的 NIC，用于从测试设备到自动视觉系统等应用。云服务提供商、超大规模提供商的数据中心也需要高速 NIC。

Friedman 指出，FPGA 中的小芯片通过 PCIe 5.0 接口端口为他的公司带来了上市时间优势，并且将为 CXL 1.1 和 2.0 带来同样的优势。“这一切都归功于小芯片技术，”弗里德曼解释道。他还指出了另一个对 LMS 很重要的小芯片优势：收发器密度。使用基于小芯片的 FPGA 和许多高速以太网收发器，LMS 可以将两到四倍数量的光纤对插入其 ÜberNIC 之一。

然而，LMS 采用英特尔 FPGA 的目的不仅仅是 I/O 优势。如上所述，FPGA 中的可编程硬件允许该公司构建高速以太网协议引擎，但 FPGA 中还留有空间来整合对最终客户具有巨大价值的附加功能。例如，LMS 实现了英特尔的精确时间测量 (PTM) 功能，该功能在英特尔第 4代中找到。一代 Xeon 可扩展 CPU，集成到其 ÜberNIC 卡中。PTM 可以通过独立的本地时钟精确协调多个组件之间的事件。这种精确时间功能对于为高速金融交易添加时间戳非常有利，而且在数据流必须具有精确时间戳的情况下也很有用。“传统的 NIC 无法提供此功能，”弗里德曼说道。该任务需要 FPGA 中提供的可编程硬件。

Bittware 和 LMS 等客户是促使小芯片保留在英特尔 FPGA 路线图上的因素之一。目前，英特尔 PSG 的 FPGA 依赖于 EMIB 封装技术和英特尔开发的称为高级接口总线 (AIB) 的总线协议，英特尔随后将其作为开源、免版税标准贡献给 CHIPS 联盟。然而，英特尔 PSG 路线图超出了目前 EMIB 和 AIB 的使用范围。

英特尔的 Trehan 表示：“UCIe 对于我们的下一代 FPGA 非常重要。”他指的是目前由 UCI Express 开发的通用 Chiplet Interconnect Express (UCIe) 标准，UCI Express 是英特尔去年 3 月与 Advanced Semiconductor ，包括Engineering Inc. (ASE)、AMD、Arm、Google Cloud、Meta、微软公司、高通公司、三星和台积电(TSMC)等公司共同成立的行业联盟和非营利组织。通过将 UCIe 作为小芯片互连标准，Trehan 设想了一个小芯片市场，由多个代工厂使用不同的半导体工艺节点制造，然后英特尔可以使用该市场来组装具有更奇特电子功能（包括高功率镓）的 FPGA 和其他 IC 类型氮化物 (GaN) 驱动器和高速光学 I/O 直接集成到 FPGA 封装中。

小芯片在高端半导体设备中的使用现已成熟，并以 FPGA 开创的多年实践经验为后盾。Chiplet 现在也出现在 CPU 和 GPU 中。TIRIAS Research 认为，小芯片的使用将在这些高端设备中继续并增长，以添加新特性和新功能、提高性能并延长摩尔定律的寿命，同时满足客户的上市时间需求。由全行业联盟 UCIe 开发的小芯片间接口标准的出现只会加速这一趋势。与此同时，单片结构仍然是最便宜的封装替代方案，并将继续在低成本半导体器件的制造中占据主导地位。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。