1小时学会PDN设计（四）

前面我们了解到，去耦电容设计和PCB布局布线的好坏，决定了PDN是否能满足要求。由于VRM在为负载提供高频电流时，显得萎靡不振。所以去耦电容在PDN的地位等同于VRM。去耦电容存储的电荷虽少，但摆放合适的情况下，可以为负载提供所需要的高频电流。所以本章重点讲解去耦电容的特性和去耦电容的设计。

去耦电容和滤波电容的区别是什么？

去耦电容和滤波电容在本质上没有区别，它们都是电容，都是为了去除电源上的高频交流杂波。

滤波电容是滤除VRM自身产生的高频交流杂波（例如开关电源的纹波），常放置在电源的输出端。

去耦电容是滤除负载自身产生的高频交流成分（例如开关噪声），常放置在负载的电源输入端。前面我们说过，负载突然抽取高频大电流，由于VRM萎靡，负载就只能靠PDN上的去耦电容来补充电流，一旦PDN不好，输入端的电源就会产生塌陷或者过冲，产生高频交流杂波。去耦电容是为负载补充高频的电流，来避免产生杂波。

正是因为此，工程测量噪声时，要求靠近输入电容测试，噪声是高频，示波器用全带宽。测量纹波时，要求靠近输出电容测试，纹波是低频。要求纹波用20M带宽。

所以，去耦电容防止负载产生杂波。滤波电容防止电源产生杂波。这就是二者最大的差别。

去耦电容的理想与实际？

我们在物理学科中，知道电容的重要特性是“通交隔直”。这个词对电容的特性阐述的非常精准，但也因为光芒太亮，导致我们忽略了课本中的电容的另外1个特性：理想模型。

在理想模型下，负载的高频电流就是交流电流，而电容通交隔直，根据电容的阻抗公式Xc=1/2πfC。我们会以为，频率越高，电容的阻抗越小。所以忽略了理想模型的工程师，总是有个疑问：既然电容通交隔直，放的电容值越大，去耦效果岂不是越好？

理想的电容模型，电容就是1个简单的C组成，而实际电容的生产工艺中，由于存在金属连接，封装等各种因素，势必会引入寄生参数（主要为ESL和ESR，有些电解电容还存在漏电，就需要在电容模型边再并联个大电阻，此处忽略不计）。从而电容的理想模型和电容的实际模型如下：

正式由于实际模型中引入了ESL和ESR，所以电容的阻抗公式Xc=ESR+1/2πfC+2πf*ESL,用仿真软件，进行仿真。

电容的频率响应曲线成了下面的这个样子：

我们看到:

理想模型，频率越高，电容容抗越小，直到趋近于0。

实际模型，在到达某个最低点后，随着频率越来越高，电容抗值又增加了。这就是理想与现实的差距。

在实际模型中，曲线最低点就是电容的谐振点，在谐振点处的频率称为电容的谐振频率，谐振点处的阻抗值为ESR。

正是因为实际电容只有在频率谐振点处，阻抗最低，所以如果要实现PDN全频段阻抗都低，就需要搭配不同的电容来实现。

去耦电容该如何选择？

目前用的最广泛的是陶瓷贴片电容，陶瓷贴片电容主要有如下2个特性：

1. 同样类型相同容值的陶瓷贴片电容，封装越小，ESL越小，谐振频率点越高。如下为村田1uF电容，不同封装的频率响应曲线。红绿蓝黄分别对应的封装分别为：0805,0603,0402,0201。

2.同样封装的陶瓷电容，容值越小，谐振频率点越高。如下为村田0201封装规格的电容，不同容值的频率响应曲线。红绿蓝分别对应的容值为：100nF,150nF,220nF。

知道了电容的特性，我们再来看看PDN曲线（电容组合为4.7uF+1uF+100nF+470nF）：可以清楚地看到，每个电容的谐振点都在PDN上表现了出来。所以PDN在哪个频率点超了目标值，就要根据曲线形状来调整相应频率点的电容。

例如某芯片VDD（引脚为A1，A2，A3）和GND（引脚为B1、B2、B3）对PDN的要求是，0-30MHz不得超过50mR。

首先根据布局面积，评估电源引脚附近可以放置几个电容。此处假如可以放置4个。

4个电容参考电容的规格，找4个谐振点都在30MHz以下的电容，进行搭配仿真，找出余量最充足的搭配组合，仿真方法后续有详细教程。

此处要注意的是，电容单体的谐振频率点在放置在PCB上后，由于PCB寄生参数的影响，谐振点会偏移。所以原理图上PDN曲线OK是前提，PCB布局布线完成后，还要根据PCB的影响来做稍许的调整。

本章重点介绍了去耦电容和滤波电容的差异是什么？为什么需要选择去耦电容？选择去耦电容时的原则是什么？下一章我们将重点介绍,PDN的PCB布局布线准则。