忆阻器大突破，迄今密度最高，有望彻底解决算力焦虑问题

来源:半导体行业观察发布时间:2023-04-031283浏览

一家芯片初创公司和其他研究人员在阻变存储技术领域取得了重大突破，成功在单个CMOS器件中集成了数千个电导级。这一发展标志着未来智能计算的一个重要里程碑，尤其是在大数据、人工智能和机器学习时代对高性能计算和存储技术的需求持续快速增长的情况下。这项开创性的研究最近发表在著名学术期刊《自然》上，有望为解决当前对人工智能芯片计算能力的担忧做出贡献。这篇题为“集成在CMOS上的忆阻器中的数千电导级”的论文发表于2023年3月29日。

自20世纪50年代计算机诞生以来，处理器和内存之间的性能差距一直在扩大。为了缓解这个瓶颈，计算机体系结构不断地演化和优化，包括引入缓存、预取技术和多核处理器等。然而，这些方法难以完全解决处理器和内存之间的性能差距问题。存内计算（in-memory computing）是一种将数据存储在内存中并在内存中进行计算的技术，这样可以大大减少数据在计算过程中从存储器传输到处理器的时间。存内计算的历史可以追溯到20世纪60年代，当时计算机科学家尝试在内存中进行计算，以避免CPU和内存之间的通信开销。当时的技术受限于存储器和计算能力，因此这个概念没有得到广泛应用。

随着大数据和人工智能应用的爆发式增长，对数据处理速度和能效的要求越来越高。存内计算技术逐渐崛起，成为一种有望解决处理器和内存性能差距问题的技术方向。存内计算芯片是基于存储物理特性进行向量及矩阵计算的全新芯片，直接在新兴存储中利用物理加速处理数据，而不是把数据从内存读取到处理器中进行数字处理，在提供超多核多线程的同时解决了“存储墙”问题，使得计算效率得到大幅提升，同时低功耗，高性能及小面积等特点。存内计算技术在各种应用领域具有广泛的应用前景，如大数据分析、人工智能、边缘计算等。例如，在大数据分析中，存储内计算可以实现快速地对海量数据进行处理和分析；在人工智能领域，存储内计算可以加速神经网络的训练和推理过程；在边缘计算中，存内计算可以提高能效，降低能耗。在目前所有各类存储器件中，忆阻器（Memristor）被认为是一种非常适合存算一体应用的器件。

忆阻器由于其非易失性、多电导水平、低能耗、快速切换、可扩展性以及适用于神经形态计算的特点，使其成为存算一体领域的理想选择。忆阻器的概念由伯克利蔡少棠教授在1971年提出，得名于其电阻对所通过电量的依赖性，被认为是电阻、电容和电感之外的第四种基本电路元件。可以在不同的导电电阻之间切换，从而实现非易失性存储。忆阻器的特点是在断电后仍能保持其电阻状态，因此被认为是一种理想的数据存储和计算介质。

与传统的DRAM和闪存相比，忆阻器具有较低的能耗。这对于存算一体应用非常重要，因为它可以降低系统的功耗，提高能效。忆阻器可以与现有的半导体制程技术相结合，实现高度集成。这使得它们可以方便地扩展到大规模集成电路中，为存算一体应用提供基础。这使得它们成为未来高性能计算和存储系统的理想选择，特别是在人工智能、机器学习和神经网络等领域。CMOS（Complementary Metal-Oxide-Semiconductor）技术是现代计算机和消费电子产品中广泛使用的半导体技术。CMOS技术的优势在于它具有低功耗、高性能和高集成度的特点。将忆阻器集成到CMOS技术中可以充分利用这些优势，同时实现存算一体，可以显著提高计算性能，降低能耗，为高性能计算提供更好的解决方案。

在这篇引人注目的文章中，初创公司和其他研究人员一起成功实现了数千个导电水平的忆阻器集成在CMOS（互补金属氧化物半导体）技术上。这一突破性进展为实现高性能、高密度和低功耗的计算与存储系统奠定了基础，为未来智能计算揭开新篇章。下面对这篇文章基于翻译做一个比较详细的解释。

基于忆阻器件的神经网络电路在显着提高机器学习和人工智能的吞吐量和能源效率方面显示出潜力，尤其是在边缘应用中。[1-14]由于从头开始训练神经网络模型的成本非常高，因此在分布在边缘的数十亿个忆阻神经网络上单独进行训练是不切实际的。一种实用的方法是下载从云训练中获得的突触权重，并将它们直接编程到忆阻器中，以实现边缘应用的商业化（图1a）。之后可以对忆阻器的电导进行一些后调谐，以针对本地环境校准系统。因此，神经网络应用对忆阻器的一个关键要求是高精度编程能力，以保证在海量忆阻网络中保持一致和准确的性能。[15-21]这转化为对每个忆阻器件的许多可区分电导水平的要求，不仅仅是实验室制造的器件，更重要的是，在代工厂制造的大批量和高产量的器件。高精度忆阻器也有利于其他应用，例如训练和科学计算。[18, 22]在这里，研究人员报告了超过2048个电导水平，这是有史以来报告的所有类型存储器中前所未有的水平数量，在完全集成芯片的忆阻器中实现，256x256忆阻器阵列单片集成在标准铸造厂的CMOS电路上。研究人员发现了以前限制忆阻器可达到的电导水平的基础物理学，并开发了电气操作协议来规避这些限制。这些结果揭示了对忆阻开关微观图像的基本理解，并提供了使高精度忆阻器用于各种应用的方法。

忆阻开关器件以其较大的电导动态范围而著称，这可能会导致大量的电导水平。然而，此前报道的最高数字迄今还不到两百。这并不是因为在器件的动态范围内存在任何禁止的电导状态。该设备通常是模拟的，原则上可以切换到无限数量的电导水平。在每个电导水平（图1e）中普遍观察到的大波动限制了在特定电导范围内可实现的可区分水平的有效数量。有趣的是，研究人员发现通过施加适当的电刺激，可以抑制这种波动，如图1e所示，研究人员称之为“去噪”过程。重要的是，这种去噪过程不需要任何超出正常读取和编程电路的额外电路。研究人员将去噪过程纳入设备调整算法，并成功将商业半导体制造商制造的忆阻器（图1b-d）调整为2048电导级别（图1g），对应于11位分辨率，这是所有类型中最高的据研究人员所知，存储设备。为了解降噪过程的潜在机制，研究人员使用导电原子力显微镜(C-AFM)直接可视化编程和降噪过程中传导通道的演变。

研究人员发现忆阻开关操作（SET或RSET）总是在忆阻器的有源区留下一些特殊的小区域（不完整的传导通道），这是造成每个电阻水平大幅波动的原因。这些不完整的通道要么以岛的形式出现，要么出现在器件主要传导通道的边缘。研究人员发现它们比主要传导通道更不稳定且电阻更大。第一性原理计算表明，这些不完整的通道是不稳定的相界，它们的电导对捕获的电荷很敏感，并且很容易被捕获的电荷改变。研究人员通过实验和理论上揭示，在去噪过程中，可以施加适当的电压来消除（减弱）或完成（增强）这些不完整的通道，从而大大减少波动并显着提高电导精度。观察到的现象通常存在于具有局部传导通道的忆阻开关中，并且这些见解可以应用于大多数忆阻材料系统，用于科学理解和技术应用。

本研究中使用的忆阻器是在商业半导体制造商的8英寸晶圆上制造的（图1b）。制造的细节在方法部分给出。忆阻器的横截面图如图1c所示，关键的电阻开关层在图1d中放大。在CMOS外围电路上方的240nm通孔中制造具有Pt底部电极、Ti/Ta顶部电极和HfO2/Al2O3双层作为电阻切换层的器件。Al2O3层和Ti层设计为超薄（<1nm），它们看起来像一个混合层，而不是两个单独的连续层。该器件显示出双极开关行为，这意味着SET和RESET发生在所施加电压的不同极性上。特别是，当底部电极接地时，施加超过阈值的正电压和负电压可以分别设置和重置设备。SET或RESET操作后的波动水平（以恒定电压下测量电流的标准偏差为特征）具有广泛的分布范围（图S1）。结果表明，编程状态通常具有较大的波动，这极大地限制了忆阻器的应用，但普遍存在于忆阻材料中。[23-26]

数据还表明，与RESET操作相比，SET操作往往会在编程状态中引起更大的波动。这种电流波动的主要贡献是随机电报噪声(RTN)，其特征是在恒定读取电压下两个或多个电流水平之间随机时间的阶梯状过渡。在大多数情况下，即使那些看似不是阶梯状的波动实际上也是由RTN噪声构成的，[27]只有当测量采样率高于RTN频率时才能显示出来，如图S2所示。虽然对于一般的忆阻器来说这是一个关键问题，但一直不清楚如何减少忆阻器中的RTN。之前的模拟表明，忆阻器RTN可能是由电荷偶尔陷入某些缺陷并通过库仑筛选阻塞传导通道引起的。 [24, 28]然而，缺少将捕获电荷、传导通道和RTN 联系起来的实验，更不用说如何减少RTN了。它们不仅对于理解忆阻器RTN的物理起源至关重要，而且对于揭示忆阻器开关的整个微观图像以及为高精度忆阻器提供可能的解决方案也至关重要。

研究人员发现，通过施加幅度和宽度经过优化的小电压脉冲，可以大大降低波动水平。这种去噪过程的一个示例如图1e所示，其中具有较大波动（蓝色）的编程状态通过去噪脉冲稳定为低波动状态（红色）。如图S3中详述，使用设计用于降噪的三级反馈算法，将单个忆阻器调谐到2048种电导状态。所有状态都通过从0到0.2V的电压扫描读取，如图1g所示。目标电导设置为50µS至4,144µS，每两个相邻状态之间的间隔为2µS（读数为0.2V）。电流-电压曲线的放大视图作为图1g的下部插图给出，显示了每个状态的良好可区分状态和极好的线性度。

去噪后三个最近的相邻状态如图1f所示，其中每个状态由恒定的0.2V电压信号读取1,000秒。各状态电流波动在0.4µA以内，对应电导2µS。在三个相邻州没有观察到重叠。研究人员进一步采用了使用片上电路对256x256阵列进行阵列编程的降噪步骤。实验编程的模式在图1g和图S4中均显示为上部插图。对于这些使用片上电路的演示，编程精度受到模拟/数字转换外围电路精度的限制，在本设计中为6位。测试装置和驱动电路原理图如图S5所示。进一步的研究表明，去噪操作还可以减少其他材料堆栈中的RTN，例如，如图S6所示的基于TaOx的忆阻器。由于在各种电阻开关材料中都观察到了读取噪声，因此上述结果表明去噪步骤是调谐忆阻神经网络的一个重要甚至是必要的过程，因为不稳定的权重可能导致神经网络的输出不正确。

Fig.1 High-precision memristor for neuromorphic computing.

破译上述发现的根本原因不仅对于为关键技术问题提供可靠的解决方案很重要，而且对于理解忆阻开关的动态过程也很重要。为此目的，可视化电操作期间传导通道的演变是有用的。[29-31]研究人员使用C-AFM测量来精确定位活动传导通道并扫描所有周围区域。为C-AFM测量制造了定制设备。其结构示意图如图2a所示。为了使用涂有Pt的C-AFM尖端作为顶部电极，该装置被设计为具有图1d所示标准装置的反向结构。通过将底部电极接地并向顶部电极施加电压，该器件可以作为具有相反电压极性的标准器件运行，即正电压倾向于设置器件而负电压倾向于复位器件。如图2b和图2c所示，C-AFM也成功地执行了降噪操作。图2b（2c）读取结果对应的去噪前后电导扫描结果分别如图2d（2f）和图2e（2g）所示。比较图2d和图2e中的电导图，观察到传导通道的主要部分（“完整”通道）几乎保持不变，而岛状通道（“不完整”通道）被消灭通过正去噪电压信号。相反，负去噪电压信号（图2f和图2g）通过将不完整通道的电导率增加到完整通道的水平来降低噪声。

这些结果表明，RTN-rich状态的电导可分为两部分：一个是完整通道提供的基电导；另一个是不完整渠道提供的RTN部分。这些不完整的通道与完整的通道一起形成，但尺寸和导电性较小。通过消除不完整的通道（删除或完成它们），可以对忆阻器进行降噪。与完整通道相比，不完整通道对电压刺激更敏感，这使得通过使用适当的电刺激可以在不影响后者的情况下调整前者。进一步的研究表明，这种机制是普遍的，也可以在其他材料堆栈中执行（图S7）。

Fig.2Direct observation of the evolution of conduction channels in the denoise process through conductive atomic force microscope (C-AFM).

为了了解去噪机制，研究人员研究了忆阻器中RTN的微观起源。要回答的一个关键问题是RTN是由“原子效应”还是“电子效应”引起的。如图S8所示，每当观察到RTN时，在C-AFM扫描中总是观察到不完整的通道。一旦不完整的通道被淘汰，RTN大部分消失。结果表明RTN是存在于不完整渠道的公司中的一种现象，而不是由不完整和完整渠道之间的过渡引起的。这种转变通常是由原子运动或重排引起的，导致具有不同传导水平的相（或状态）。此外，从能量的角度来看，通常只有一个相在热力学上最受青睐，这意味着如果RTN是由两个或多个相之间传导通道的不完整部分的频繁移动引起的，它会呈现出趋势逐渐稳定到其中一个阶段。然而，这在实验上从未被观察到（例如，在图S9中）。正如[32]中所报道的那样，由原子效应引起的二元RTN可能仅在外部刺激的情况下发生。因此，研究人员观察到的RTN中的电导跳跃可能不是由原子运动引起的，而是由于当系统具有某些电子结构时，不完全传导通道的电传导经常被阻断。

RTN振幅和频率为详细理解提供了重要线索。RTN信号的幅度与不完整通道的总电导有关，应与读取电流水平成正比。频率与特定电子结构在系统中维持的时间有关。在不改变原子结构的情况下，电子结构变化的可能原因是电荷捕获/释放。为了进行验证，将三个不同的读取电压依次施加到忆阻器（未应用降噪过程），电流曲线如图3a所示，其中显示了三个不同的电流平台。在每个高原观察到RTN，其振幅与总电流的振幅成正比。观察到的RTN具有明显的双稳态特征，表明只有一个不完整的通道在“阻塞”/“未阻塞”状态之间切换。每个RTN事件的双稳态在较高电流水平下的停留时间τ_1与施加电压的绝对值在统计上呈负相关，而在较低电流水平下的停留时间τ_0与施加的电压无显着关系电压，如图2b中的实线所示。

通过这些观察，研究人员以HfO2为例构建了一个微观模型来解释这些特性。将RTN电流的统计分析与原子模拟相结合，研究人员确定间隙氧缺陷是造成观察到的RTN的原因（缺陷结构和电子结构如图3b的插图所示）。间隙氧缺陷具有局部电子态，充当电子陷阱。陷阱态是间隙氧和相邻氧的反键轨道，在中性缺陷中未被占据。捕获电子后，缺陷带负电，陷阱态被自旋电子占据（图S10）。由于反键轨道的占据显着削弱了间隙氧与其相邻氧原子之间的键合，因此在电子捕获过程中会发生明显的原子弛豫（图3b）。这导致2.62eV的大原子弛豫能和RTN的长特征时间。电子俘获会影响材料的静电势和局部应变，这两者都会对传导通道产生影响。静电排斥和局部应变共同提高了传导通道中氧空位缺陷的能级。因此，导电通道可能会被带电缺陷部分或完全阻塞，具体取决于导电通道尺寸和氧空位浓度。因此，中性状态和负电荷状态分别对应于RTN中的高电流水平和低电流水平。通过这张图，τ_1和τ_0通过缺陷的电子捕获率（1/τ_c，τ_c=τ_1）和发射率（1/τ_e，τ_e=τ_0）来模拟。

Fig3.Trapped-charge-induced conductance change in incomplete conduction channels

τ_c和τ_e的值以与参考文献中报告的类似方法计算。[33]，其中根据研究人员的设备信息或DFT计算结果选择材料特定参数，包括电子捕获期间的原子弛豫能量和捕获电子的热激活能量。τ_0和τ_1的分布函数是针对不同的读取电压导出的（电流响应对电子捕获的延迟效应包含在经验系数中，详见补充信息S.11）。研究人员可以看到模拟分布与从实验RTN中提取的分布一致。较大的EREL是长τ_0和τ_1[33]的主要原因。相比之下，氧空位和Ta替代缺陷的特征时间都在纳秒数量级，因为它们的EREL很小。因此，它们的捕获率和发射率比氧间隙缺陷快得多，这就是为什么它们不会在忆阻器的测量中引起明显的RTN。τ_0和τ_1的趋势可以直观理解如下。

由于缺陷的电子捕获率与通过缺陷的电流密度正相关，因此τ_1(τ_c)与读取电压的绝对值成反比。相比之下，电子发射过程基本上不受电流的影响，因此τ_0(τ_e)近似独立于施加的电压。最后，如图3c-f所示，对不完整的通道阻塞过程进行建模。根据C-AFM实验，器件区域可分为三相：非导电相（Ⅰ相）、导电相（Ⅱ相）和它们之间具有中间电导的相（相边界，PB）。

在编程/去噪操作期间，这些PB区域形成或消失，伴随着RTN及其湮灭的观察，表明诱导RTN的不完整通道位于这些PB区域。图3c显示了间隙氧缺陷距离宽度为1nm的不完整通道1nm的情况的示意图。这对应于在CAFM中观察到的“孤岛”情况，其中RTN伴随着与主通道隔离的非常薄的不完整通道。传输电子波函数ψ(x,y,z)有/没有捕获电荷绘制在图3d中，通道每个横截面的概率密度n(z)=∫|ψ(x,y,z)|^2dxdy（zz是沿通道的轴）。这反映了注入电子通过通道传播的比例。若n(L)≃0（LL为通道末端的zz坐标），电子传输被完全阻断，对应低电导率；如果n(L)≃1，则电子以可忽略的势垒穿过通道，对应于高电导率。为了模拟有不同百分比的Ⅱ相的情况，使用两个电荷载流子密度进行模拟。结果表明，不完整通道在较低的载流子密度（轻度掺杂氧空位，对应较少的相Ⅱ）下被完全阻塞，而在较高的载流子密度（重度掺杂，对应较多的相Ⅱ）下大部分被阻塞。图3e对应于C-AFM中观察到的另一种常见情况，其中不完整的通道连接到主通道。

研究人员模拟了存在多个电荷陷阱（间隙氧）和不同陷阱场景的情况。图3f中的相应结果表明，靠近不完整通道的俘获电荷往往比远处的俘获电荷对电导的影响更大。还观察到多个电荷陷阱的影响可以累积并导致电导的重大变化，因为在这种情况下厚PB区域被完全阻挡。可以进一步推断，两个或更多（N）个电荷捕获缺陷会导致复杂的RTN模式，最多2N个级别，这与其他结果一致。[34, 35]

Fig4.Mechanism of denoising using sub-threshold voltage identified through C-AFM measurement and phase-field theory simulation.

由于RTN起源于不完整的传导通道，因此去噪过程与岛和主通道边界的消失有关。相对较小的电压（即亚开关阈值电压）可以降低RTN的原因可以通过相场弛豫来解释，如图4所示。对于这种特定的材料系统，相对导电和绝缘的相（图3中的Ⅱ相和Ⅰ相）是HfO2的斜方晶系(o)和单斜晶系(m)相，因为o相通过高浓度氧空位得到稳定[36]。降噪电压通过温度效应和电流感应力为相位弛豫提供驱动力，使系统能够向平衡状态弛豫。系统的自由能F和运动方程如下：

其中η是描述从m相到oo相转变的有序参数（这里使用单斜角），Δf_0是具有特定有序参数的系统的自由能密度，K是梯度能量参数。能量分布是从DFT计算得出的。使用相场模拟，研究人员得出了与C-AFM观察到的类似行为：去噪后，孤岛消失，主通道边界变尖锐。岛屿的消失是由梯度能量驱动的，梯度能量使尺寸低于临界核的岛屿消失。边界的锐化是由两相之间的能垒驱动的，其中高能边界区域减少。在复位过程中，由于强电压使氧空位漂离开关有源区，导电沟道尺寸缩小，导电率也降低。直观上可以这样理解。不完整的传导通道，即处于新切换状态的岛和边界区域，被“冻结”在高度非平衡状态，因为它们总是在SET或RESET电压脉冲结束时形成并且没有机会（足够的时间）随着较早形成的更“成熟”的完整通道区域达到更稳定的状态。

因此，它们很容易发生变化（完成或消失），这可以由亚开关阈值电压驱动。另一方面，与完整的主传导通道不同，不完整通道的电子传输很容易被俘获电荷阻挡，如图3所示，使其成为RTN噪声的主要来源。对于通过SET开关过程获得的电导状态，情况更为严重，因为传导通道的创建和生长是一个正反馈过程，发生的速度越来越快，并且在每个开关脉冲结束之前没有时间让新形成的传导通道成熟。尽管对于不同的氧化物系统，涉及的具体阶段可能不同，但此处使用的方法和得出的结论是普遍适用的。

总之，研究人员在忆阻器中实现了2048个电导级别，比之前的演示高一个数量级，是所有已知存储器中最高的。重要的是，这些是在商业铸造厂制造的完全集成芯片的忆阻器中获得的。研究人员通过实验和理论研究揭示了忆阻器电导波动的根本原因，并设计了一种电气操作协议来对忆阻器进行降噪以实现高精度操作。使用专为正常读取和编程而设计的片上驱动电路，无需任何额外的硬件开销，已成功对整个256x256交叉开关阵列进行降噪处理。

这些结果不仅提供了对忆阻开关过程微观图像的重要见解，而且代表了忆阻器技术作为边缘应用的机器学习和人工智能的硬件加速器商业化的飞跃。TetraMem公司于2018年成立，是一家基于多比特忆阻器的存算一体计算芯片的高科技创业公司。TetraMem存内芯片可以广泛应用于各种云及边缘神经网络计算，适合各种深度学习等新型AI计算模式。TetraMem公司自主开发计算忆阻器基于半导体后段工艺。可以支持绝大部分CMOS工艺并大幅度减低技术节点及成本要求。经过多年研究，厚积薄发，团队以不可复制的方法全球率先突破了忆阻器材料选择，器件设计和生产工艺门槛，解决了“难落地”工业应用问题。目前已经可以在成熟foundry量产。电路设计大量采用成熟半导体器件，使得基于计算忆阻器的存内计算芯片在团队超过十年研发的经验及积累的基础上短期实现量产。已经4次成功芯片流片验证设计和生产工艺。

New chip design to provide greatest precision in memory to date, will enable powerful AI in your portable devices. Credit: Joshua Yang of USC and TetraMem

这篇文章的重点在于实现了数千个导电水平的忆阻器集成在CMOS（互补金属氧化物半导体）技术上。TetraMem研究人员和其他合作者一起，将由一家商业晶圆代工厂生产的256×256忆阻器阵列单片集成在CMOS电路上，在完全集成芯片中实现了2048个可区分的电导等级，这比此前研究的电导等级高出一个数量级。团队在CMOS技术上成功实现了高密度、多水平的忆阻器集成。这种集成可以为存储和计算任务提供更高的性能和能效，尤其是在需要大量并行计算的应用领域，如人工智能和机器学习。这一技术革新为人工智能、机器学习和神经网络等领域带来了巨大潜力。通过减少数据传输延迟，存算一体技术可以大幅提高计算效率，从而推动智能应用的广泛发展。这项在《自然》杂志上发表的研究为未来智能计算领域带来了令人兴奋的新机遇。随着研究的深入，研究人员有理由相信这一技术将在不久的将来成为计算领域的重要支柱，引领智能计算进入一个全新的纪元！

参考文献

[1]C.-X. Xue et al., "A CMOS-integrated compute-in-memory macro based on resistive random-access memory for AI edge devices," Nature Electronics, vol. 4, no. 1, pp. 81-90, 2021.

[2]M. Lanza et al., "Memristive technologies for data storage, computation, encryption, and radio-frequency communication," Science, vol. 376, no. 6597, p. eabj9979, 2022.

[3]P. Yao et al., "Fully hardware-implemented memristor convolutional neural network," Nature, vol. 577, no. 7792, pp. 641-646, 2020.

[4]W. Zhang et al., "Neuro-inspired computing chips," Nature electronics, vol. 3, no. 7, pp. 371-382, 2020.

[5]D. Ielmini and H.-S. P. Wong, "In-memory computing with resistive switching devices," Nature electronics, vol. 1, no. 6, pp. 333-343, 2018.

[6]M. A. Zidan, J. P. Strachan, and W. D. Lu, "The future of electronics based on memristive systems," Nature electronics, vol. 1, no. 1, pp. 22-29, 2018.

[7]S. Yu, "Neuro-inspired computing with emerging nonvolatile memorys," Proceedings of the IEEE, vol. 106, no. 2, pp. 260-285, 2018.

[8]S. Jung et al., "A crossbar array of magnetoresistive memory devices for in-memory computing," Nature, vol. 601, no. 7892, pp. 211-216, 2022.

[9]V. K. Sangwan and M. C. Hersam, "Neuromorphic nanoelectronic materials," Nature nanotechnology, vol. 15, no. 7, pp. 517-528, 2020.

[10]G. W. Burr, "A role for analogue memory in AI hardware," Nature Machine Intelligence, vol. 1, no. 1, pp. 10-11, 2019.

[11]S. Chen et al., "Wafer-scale integration of two-dimensional materials in high-density memristive crossbar arrays for artificial neural networks," Nature Electronics, vol. 3, no. 10, pp. 638-645, 2020.

[12]E. J. Fuller et al., "Parallel programming of an ionic floating-gate memory array for scalable neuromorphic computing," Science, vol. 364, no. 6440, pp. 570-574, 2019.

[13]C. Choi et al., "Reconfigurable heterogeneous integration using stackable chips with embedded artificial intelligence," Nature Electronics, pp. 1-8, 2022.

[14]D.-H. Lim, S. Wu, R. Zhao, J.-H. Lee, H. Jeong, and L. Shi, "Spontaneous sparse learning for PCM-based memristor neural networks," Nature communications, vol. 12, no. 1, pp. 1-14, 2021.

[15]Y. Sun et al., "A Ti/AlO x/TaO x/Pt analog synapse for memristive neural network," IEEE Electron Device Letters, vol. 39, no. 9, pp. 1298-1301, 2018.

[16]S. Stathopoulos et al., "Multibit memory operation of metal-oxide bi-layer memristors," Scientific reports, vol. 7, no. 1, pp. 1-7, 2017.

[17]H. Kim, M. Mahmoodi, H. Nili, and D. B. Strukov, "4K-memristor analog-grade passive crossbar circuit," Nature communications, vol. 12, no. 1, pp. 1-11, 2021.

[18]M. A. Zidan et al., "A general memristor-based partial differential equation solver," Nature Electronics, vol. 1, no. 7, pp. 411-420, 2018.

[19]C. Li et al., "Analogue signal and image processing with large memristor crossbars," Nature electronics, vol. 1, no. 1, pp. 52-59, 2018.

[20]C. Mackin et al., "Optimised weight programming for analogue memory-based deep neural networks," Nature Communications, vol. 13, no. 1, pp. 1-12, 2022.

[21]S. Choi et al., "SiGe epitaxial memory for neuromorphic computing with reproducible high performance based on engineered dislocations," Nature materials, vol. 17, no. 4, pp. 335-340, 2018.

[22]P. Yao et al., "Face classification using electronic synapses," Nature communications, vol. 8, no. 1, pp. 1-8, 2017.

[23]S. Choi, Y. Yang, and W. Lu, "Random telegraph noise and resistance switching analysis of oxide based resistive memory," Nanoscale, vol. 6, no. 1, pp. 400-404, 2014.

[24]D. Ielmini, F. Nardi, and C. Cagli, "Resistance-dependent amplitude of random telegraph-signal noise in resistive switching memories," Applied Physics Letters, vol. 96, no. 5, p. 053503, 2010.

[25] F. M. Puglisi, P. Pavan, A. Padovani, L. Larcher, and G. Bersuker, "Random telegraph signal noise properties of HfOx RRAM in high resistive state," in 2012 Proceedings of the European Solid-State Device Research Conference (ESSDERC), 2012: IEEE, pp. 274-277.

[26]J.-K. Lee et al., "Extraction of trap location and energy from random telegraph noise in amorphous TiO x resistance random access memories," Applied Physics Letters, vol. 98, no. 14, p. 143502, 2011.

[27] F. M. Puglisi, A. Padovani, L. Larcher, and P. Pavan, "Random telegraph noise: Measurement, data analysis, and interpretation," in 2017 IEEE 24th International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), 2017: IEEE, pp. 1-9.

[28]F. M. Puglisi, N. Zagni, L. Larcher, and P. Pavan, "Random telegraph noise in resistive random access memories: Compact modeling and advanced circuit design," IEEE Transactions on Electron Devices, vol. 65, no. 7, pp. 2964-2972, 2018.

[29]Y. Yang, X. Zhang, L. Qin, Q. Zeng, X. Qiu, and R. Huang, "Probing nanoscale oxygen ion motion in memristive systems," Nature communications, vol. 8, no. 1, pp. 1-10, 2017.

[30]A. Ranjan, N. Raghavan, K. Shubhakar, S. J. O’Shea, and K. L. Pey, "Random Telegraph Noise Nano-spectroscopy in High-κ Dielectrics Using Scanning Probe Microscopy Techniques," in Noise in Nanoscale Semiconductor Devices: Springer, 2020, pp. 417-440.

[31]F. Hui and M. Lanza, "Scanning probe microscopy for advanced nanoelectronics," Nature electronics, vol. 2, no. 6, pp. 221-229, 2019.

[32]S. Brivio, J. Frascaroli, E. Covi, and S. Spiga, "Stimulated ionic telegraph noise in filamentary memristive devices," Scientific reports, vol. 9, no. 1, pp. 1-9, 2019.

[33]F. M. Puglisi, L. Larcher, A. Padovani, and P. Pavan, "A complete statistical investigation of RTN in HfO 2-based RRAM in high resistive state," IEEE Transactions on Electron Devices, vol. 62, no. 8, pp. 2606-2613, 2015.

[34]S. Ambrogio, S. Balatti, A. Cubeta, A. Calderoni, N. Ramaswamy, and D. Ielmini, "Statistical fluctuations in HfO x resistive-switching memory: Part II—Random telegraph noise," IEEE Transactions on Electron Devices, vol. 61, no. 8, pp. 2920-2927, 2014.

[35]T. Becker et al., "An electrical model for trap coupling effects on random telegraph noise," IEEE Electron Device Letters, vol. 41, no. 10, pp. 1596-1599, 2020.

[36]Y. Zhou et al., "The effects of oxygen vacancies on ferroelectric phase transition of HfO2-based thin film from first-principle," Computational Materials Science, vol. 167, pp. 143-150, 2019.

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3360内容，欢迎关注。

忆阻器大突破，迄今密度最高，有望彻底解决算力焦虑问题

全部评论

热门搜索

忆阻器大突破，迄今密度最高， 有望彻底解决算力焦虑问题

全部评论

热门搜索

忆阻器大突破，迄今密度最高，有望彻底解决算力焦虑问题