CMOS技术在数模转换器中表现出相当高的性能

在设计中，高速数据转换存在许多类似于一般数据转换设计的问题，需要可靠的设计和稳定的结构。在此基础上，两者并不一样，但受芯片的限制，高速数据转换系统可以更好地看到动态性能发展的前沿。

在高速数据转换系统中，放大器B-48-7、DAC和ADC都是必不可少的。一般来说，首先考虑操作放大器，然后是DAC和ADC，这在数据转换中非常重要。

无论是与ECL兼容还是与TTL兼容的DAC，它们的许多组成部分都是相同的，尤其是核心电流控制部分。目前最典型的数模转换器，12位分辨率，还原时间25ns，精度为0.01%，几乎都在这个范围内。这种高速、高分辨率、低功耗的DAC包括高精度电流开关、放大器、NPN等。NPN中的薄膜电阻可以通过激光平衡技术在非常宽的温度范围内保持12位的线性。在这种DAC中，一般来说，只有少数电容器无法集成，因为它们太大了，所以它们需要用作滤波器和旁路的外部设备。

如何控制高速DAC的电流？

为了快速控制输出开关的电流，避免饱和是非常重要的。一旦晶体管饱和，恢复时间将增加。不同的DAC结构具有不同的特点。二进制结构的DAC可以获得高精度，但问题是很难在如此宽的电流范围内准确匹配分离的电源流和开关。

12位DAC全比例LSB电流仍然太小，无法与高速开关匹配。这种结构唯一的优点是不会失去电流，耗散量远低于其他设计。

另一种相对接近的方法是12位等值电流开关，12位等值电流源与伺服控制环准确匹配。如果所有晶体管和电阻都能很好地匹配，这是一项理想的技术，以高功率耗散为代价，在失效性能方面控制最小。

在实际设计中，数字模式转换器通常与这两种设计混合。具有相同电流密度的MSB电流与LSB电流连续匹配。为了尽可能控制故障性能，DAC通信延迟在负值时也有积极的逻辑变化；为了解决低电流和高电流供应，将牺牲提供的差动驱动器。如果低电流和高电流供应是以牺牲差动驱动器为代价解决的，则芯片必须附加12位差动输入。

设计中的误差源。

首先，为了保持设备的高速，需要一个合适的电阻值来击穿齐纳。当ECL处于低电平时，即使微导通，传导总量也能承受12位DAC。

综上所述，利用激光平衡技术，薄膜电阻可以在很宽的温度范围内保持线性。晶体管与薄膜电阻的匹配是误差源。合理的晶体管匹配和伺服回路的补偿可以很好地控制温度偏移性能。通过选择合适的电阻，可以获得极佳的阻抗匹配。这种水平设计不难实现高增益，DAC具有±1/2LSB线性。

其余两个误差来源来自输出阻抗和重叠误差。输出阻抗更容易确定和公式化，可以通过适当的设计消除。造成重叠误差的原因有很多。首先是补偿R-2R梯度反向线中的重叠误差和电阻。应可以通过尽可能减少梯度返回的阻抗来优化。

ECLDAC性能更好。

ECLDAC通常用于设计。与TTLDAC相比，ECL的逻辑延迟更小，噪音更低。另一点是ECL数据寄存器具有较低的数据不对称性。当所有数字输入在同一时间内不改变时，就会出现数据不对称。这种不对称可以理解为DAC输出端口的失效率。

该值通常通过测量LSB的单位故障区域给出。在测量故障时间时，峰值故障幅度是设备带宽的函数。当带宽减小时，峰值幅度将减小，故障时间将更长。如果要进一步减少故障，可以进一步优化DAC后面的跟踪和维护电路。

小结

高精度、高速度的数模转换器对设计、布局、工艺、制造都有很高的要求，设计中的所有单元都必须严格控制。

无论是与ECL兼容还是与TTL兼容的DAC，它们的许多组成部分都是相同的，尤其是核心电流控制部分。CMOS技术在数模转换器中也表现出了相当高的性能。虽然基于CMOS的DAC分辨率的双极技术几乎是一样的，但是双极技术在速度指标上还是有很大的下降。近年来，GaAS技术也被用来设计超高速DAC，其拓扑结构在一定程度上与双极设计非常相似。