芯片测试大讲堂——MIPID-PHY

前言：

大家好，由是德科技与上海集成电路技术与产业促进中心（上海ICC）联合执笔的芯片测试系列与大家见面了，本期内容将聚焦于MIPI D-PHY测试，其中的内容汇集了双方诸位资深工程师的一手经验，摘要如下：

1.

MIPI简介

2.

MIPI D-PHY技术概览

3.

MIPI D-PHY物理层CTS测试

4.

MIPI D-PHY实测难点

在第4节中，我们总结了诸多实测中的难点和注意事项，希望能更好的帮助大家完成MIPI D-PHY相关测试。

1

MIPI简介

MIPI Alliance即移动产业处理器接口联盟（Mobile Industry Processor Interface 简称MIPI）。于2003 年由ARM，Nokia，ST，TI 等公司成立的为移动应用处理器制定的开放标准和一个规范，目前MIPI已经成为移动领域最主流的视频传输接口规范，应用最广泛的是MIPI D-PHY和MIPI C-PHY两组协议簇，C-PHY中的许多模块借鉴于D-PHY，两种标准的接口可共用相同引脚实现双模；而MIPI M-PHY和A-PHY，我们后续的文章会有更多分享。

MIPI 联盟下面有不同的 WorkGroup，分别定义了一系列的手机等移动设备内部接口标准，比如摄像头接口 CSI、显示接口 DSI、BBIC与RFIC之间互连的 DigRF、麦克风 /扬声器接口 SLIMbus 等，而MIPI技术是分层的包括物理层、协议层和应用层，相同的PHY物理层可以承载不同协议。如下图是MIPI系统框图和多媒体规范：

图1：MIPI系统框架

源自MIPI Alliance官网

图2：MIPI多媒体规范

源自MIPI Alliance官网

2

MIPI D-PHY技术概览

MIPI应用最为成熟的两个接口如下，其协议层分别是CSI-2、DSI/DSI-2。

•

摄像头接口：CSI(Camera Serial Interface)

•

显示接口：DSI(Display Serial Interface)

CSI-2、DSI/DSI-2的物理层（Phy Layer）由专门的WorkGroup负责制定，其目前采用的物理层标准是D-PHY和C-PHY，如下是D-PHY的技术演进及各版本技术特点对比。

图：摘自MIPI Alliance

D-PHY实现了Camera/Display(摄像头/显示屏)与AP(应用处理器)之间的互连，具备高速、低功耗、低成本等特点，不仅适合移动应用，也适合IoT。D-PHY提供了主从间源同步接口，包含1对单向差分时钟，支持SSC、1～4对单向或双向差分数据线。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输，下图是D-PHY的Two Data Lane PHY Configuration：

图：D-PHY Two Data Lane PHY Configuration

D-PHY 的物理层支持 HS(High Speed)和 LP(Low Power)两种工作模式。HS 模式下采用低压差分信号，有端接，可以传输很高的数据速率（数据速率为 80M～1.5Gbps/without skew cal、1.5G~2.5Gbps/with deskew cal、2.5G~9G/with equalization）；LP 模式下采用单端信号，未端接，数据速率很低（<=10Mbps），但是相应的功耗也很低，考虑EMI，产生的信号slew-rate及驱动电流受到限制。可选支持的交替低功耗模式采用有端接的低压差分信号，数据速率最低前向4Mbps，反向最低1Mbps，最高与HS速率保持一致。HS和LP两种模式的结合保证了 MIPI 总线在需要传输大量数据（如图像）时可以高速传输，而在不需要大数据量传输时又能够减少功耗。

下图1是HS和LP模式下的信号电平示意图，下图2是用示波器捕获的MIPI D-PHY信号，可以清楚地看到HS和LP信号。

图1：HS和LP模式下的信号电平

图2：示波器捕获的MIPI D-PHY信号

虽然MIPI D-PHY 的板级设计简单，但是MIPI芯片的内部架构、I/O技术非常复杂。复杂体现在如下几个方面：

1）MIPI通信架构包含发送（通常是master）、接收（通常是slave）及互连通道。

图：MIPI D-PHY 点到点互连

2）通道类型包括时钟通道、单向数据通道及双向数据通道。收发通道模块包括线路接口、控制/接口逻辑及协议接口。控制/接口逻辑可实现Escape mode encoder这与LP-TX相关、HS-Deskew、Sequences这与HS-TX相关、HS-RX可以实现数据采集、HS-Deskew，LP-RX可实现控制模式下的解码与Escape模式下的解码，LP-CD用于双向数据通道可实现冲突/竞争检测。

电气层面涉及Slew-Rate受控的推挽电路实现的LP-TX，高速低压差分驱动电路实现的HS-TX（可选支持半摆幅模式以实现节电/速率超过2.5Gbps需要2taps的去加重实现2种选择克服ISI影响），高速差分接收电路实现的HS-RX（可使能ZID阻抗），另外LP-RX电路注重低功耗，需要集成迟滞功能降低对噪声的灵敏等。

图：收发内部组成和电气实现

3）TLIS传输线互连架构支持不同传输“距离”，如下展示了不同速率插损模板，在1.5Gbps~4.5Gbps速率是默认支持Standard Reference channel，可选支持Long Reference Channel

图：互连插损模板

正是由于复杂内部组成和电气架构，因此要保证接口信号的互通性需要很复杂的测试。MIPI Alliance开发了conformace测试套件（CTS），其目的是优化基于MIPI Spec的产品的互通性。它考察的是物理层功能（不是性能）和compliance test （项目都要通过）有区别，互通性测试通过项目越多，越让开发者自信，以此表明产品可以在许多MIPI的使用环境中正常工作。

以物理层测试为例，发射机测试主要基于示波器，接收机测试基于高速任意波形发生器；而借助自动化的协议分析及解码软件，可以极大的提高debug和测试效率，下面的篇幅，会详细介绍物理层测试。

3

MIPI D-PHY物理层

CTS测试

MIPI D-PHY物理层测试主要涉及的测试项目包括（根据mipi_D-PHY-v2-1_CTS_v1-0）：

•

TX Timers and Signaling

•

RX Timers and Electrical Tolerances

•

Interface Impedance and S-Parameters

其中，Tx测试基于示波器和自动化测试软件完成，Rx测试基于高速任意波形发生器完成，S参数涉及阻抗测试基于网络仪或TDR完成，如下图总结：

图：MIPI D-PHY物理层测试方案总结

MIPI D-PHY Tx测试概览：

Tx测试主要基于示波器和自动化软件完成，根据MIPI D-PHY各版本的速率及规格参数需要选择合适带宽的示波器，按照MIPI 协会的要求，针对不同速率的MIPI版本示波器带宽及选用的自动化测试软件如下：

图：MIPI D-PHY Tx测试示波器带宽及软件推荐

对于 MIPI 芯片或模组的测试可以根据 MIPI 协会推荐的方法设计评估板 TVB（Test Vehicle Board）把信号输出转换成标准的SMA 接口输出，并结合协会提供的 RTB（Reference TerminationBoard）进行信号测试。RTB 板提供标准的匹配切换以及不同的线路容性的选择，如下图：

图：基于TVB（Test Vehicle Board）的

MIPI D-PHY芯片或模组测试

而对于系统厂商如手机厂商等，由于系统设计已经完成，要进行MIPI的信号测试只能使用焊接或点测探头连接PCB上的实际信号进行测试，以下是典型的连接图：

图：MIPI D-PHY板级测试连接

为了提高测试的效率，测试中推荐采用 4 支探头分别连接 clk+/clk- 和 data+/>测试系统的核心是D9020DPHC MIPI 一致性测试软件平台，这个软件采用图形化的界面指导用户完成测试参数的设置和连接，并自动完成信号质量的测试和测试报告的生成，对用户非常的友好，能够极大的提高测试效率。

MIPI D-PHY测试复杂，需要了解它的工作原理，涉及LP模式的测试序列、HS模式的测试序列、HS进入、HS退出、电压参数、时间参数等，如下内容：

Section1 Tx 信号包括：

1）数据LP-TX信号：ULPS序列等、50pF、lane0~lane4、DUT通常是CSI-2/DSI Master

2）时钟LP-TX：ULPS序列等、50pF、Clock lane、DUT通常是CSI-2/DSI Master

3）数据HS-TX：HS Burst序列（包括LP退出/进入序列）、DUT是CSI-2/DSI Master、Lane0/1(ZID=100),Lane2/3(ZID:125/80)(HS-Entry测试项)、Lane0/1/2/3(ZID:100-125-80)(HS-TX Diff Voltage\Single-Ended High Voltage\Static Common-Mode Voltage&Mismatch\tR\tF)、Lane0/1/2/3(ZID:100)(HS-TX Dynamic Common-Level Variations\HS Exit)

4）时钟HS-TX：HS Burst序列（包括LP退出/进入序列）、DUT是CSI-2/DSI Master、Clock(ZID:100)(HS Entry\Common-Level Variations\HS Exit\HS Clock\SSC\Period Jitter)、Clock(ZID:80/125/100)（HS-TX Diff Voltage\tR\tF）

5）时钟/数据时序要求：HS Burst序列（包括LP退出/进入序列）、DUT是CSI-2/DSI Master/，ZID=100

6）低功耗初始化序列/超低功耗序列/BTA要求：Init/ULPS/BTA序列、DUT是CSI-2/DSI Master&Device,50pF

下面针对其中测试参数简单举例进行说明：

1）数据信号LP-TX的VOH/VOL电平测试需要DUT数据lane0~lane3分别连到50pF电容负载板进行测试，DUT要产生ULPS序列。如何产生该序列，序列有什么特点，参考如下，DUT需要工作在LP-Escape Mode并使能ULPS命令（‘00011110’），该模式是异步模式，采用Space-one-hot编码，对端的时钟信号是通过EXOR（Dp，Dn）获取。

图：Escape mode的LP序列

2）高速数据信号HS-TX差分电压VOD(0)、VOD(1)是非常重要的，关系到测量时间参数的电平标准。这里选择基于脉冲的测量方法并使用平均的数据处理算法。HS序列并没有使用常用的编码方式实现直流平衡，为保证测量一致性、重复性和数据内容易获取，这里选择两种参考码型（‘011111’/’100000’）作为数据源先对齐再平均处理，这种连1和连0在内容中相对典型也可以考虑电容效应和阻抗适配效应。测试时考虑时钟和数据同时测量，需要对探头进行deskew，为保证电压测量准确，需要示波器符合仪器校准要求。如果是芯片测试，那么要求lane0~3要遍历RTB的不同负载（80/125/100）。

图：VOD(1)测量波形

3）高速时钟与数据时序参数Tskewcal-sync/Tskewcal。DUT工作速率超过1.5Gbps，需要支持clock/data的deskew。

这要求DUT要产生HS Burst Sequence，这个序列要包括LP-11/LP-01/LP-00/HS-0/同步码/校准码/HS-TRAIL/HS-EXIT,具体序列波形如下，其中同步码要求是16个连1，校准码要求是4096个UI（0/1交替实现）。

图：HS-TX  SkewCal同步和校准序列

如下展示了利用示波器针对该序列（速率约2Gbps）进行时间参数测量，其中Tskewcal-sync明显没有满足典型16个1的时间要求，Tskewcal明显没有满足典型4096个UI的时间要求。

图：HS-TX Tskewcal-sync测量

图：HS-TX Tskewcal测量

4）芯片测试有专门的测试板TVB和RTB可以辅助用户按照标准进行conformance。如果是移动终端产品，那么测量会相对复杂，会面临空间狭小、电磁环境复杂、负载参数与标准相比有差异等，测量参数和结果可以作为参考，全面测量通过挑战很大。

MIPI D-PHY Rx测试概览：

Rx的测试，基于高速任意波形发生器配合自动化测试软件完成，用M8190/95A生成特定的波形信号模拟MIPI D-PHY的Tx信号，信号经过示波器校准后，输入DUT的Rx，在DUT内完成测试，测试结果可以通过读取DUT的Error Counter或通过PPI接口读取DUT内部数据或者观察图像信息等，尤其是LP-RX这取决于DUT的能力。系统测试框图如下：

图：MIPI D-PHY Rx测试框图

前文中提到，由于MIPI D-PHY信号包括高速HS和低功率LP模式，具有不同的信号振幅、数据率和格式，HS和LP的Rx测试模式需要在不同的信号电平、数据率和格式之间进行无缝切换。而MIPI的D-PHY CTS（Conformance Test Suite）定义了一系列不同的信号设置和校准规范，用M8085DC1A可以完成自助地完成上述的校准，信号生成及测试的过程，可以让用户在不需要深入学习CTS规范的前提下完成快速设置与测试，可极大的节省学习周期及测试时间。

M8085A软件可以支持Debug和Conformance测试。支持LP-RX电压/时序涉及输入电压高低、迟滞、最小脉宽响应、干扰容限、竞争监控阈值；LP-Rx行为要求涉及初始化时间、唤醒时间、无效/终止序列、忽略Post-Trigger-Command Extra bits命令的Escape Mode序列、暂未支持命令的Escape Mode序列；HS-RX电压/建立-保持时间要求涉及共模电压容限、差分输入高电平阈值、单端输入高电平/低电平阈值、正弦共模干扰容忍度、建立-保持时间&抖动容忍度；HS-RX时间参数要求等，上述这些测试项目通常是使用经过校准的电压、时序等参数实现的测试序列HS或LP给到DUT，通过观察DUT是否有接收错误为判定标准（可以是图像是否正常或者数据是否正确）。

图：M8085A可编辑生成HS Burst等

多种格式的数据序列

图：M8085A可产生CSI/DSI格式的帧

图：M8085A可生成信号电平/抖动/干扰/

通道时延/时间参数/ISI/延时等可调序列

4

MIPI D-PHY实测难点

由于MIPI技术协议复杂度高，电路板集成度高等特点，在实测中，也有很多需要注意的点。我们总结了几个平时测试中经常需要注意的问题，希望能够帮大家在实测中少走一些弯路，提高效率。

01. MIPI D-PHY信号测序项目多，复杂度高

MIPI D-PHY测试项较多，以Tx测试为例，总共有50多个测试项目，并且会随着High-Speed Data Rate的数值大小和DUT依据规范的版本不同有所变化，测试复杂度高，虽然CTS详细规定每个测试项的设置和条件，但是如果自己手动设置的话，还是很容易出错。

这里推荐使用D9020DPHC MIPI 一致性测试软件平台，采用图形化的界面指导用户完成测试参数的设置和连接，并自动完成信号质量的测试和测试报告的生成，不需要对CTS规范有深入的研究，简单的几步设置就可以完成测试与相应报告的输出，能够极大的提高测试效率，50多个测试项目完整执行下来只需要20~30分钟。值得注意的是，DUT需要测试的Lane数越多，相应的测试周期也会更长。

2. MIPI板子密度高，测试点难以直接触及

MIPI技术主要应用于移动端设备，板子集成度高，焊接点很小，焊接也是D-PHY测试中的一大难题，这对于工程的水平要求很高。当焊接点不准确以及引线太长都会导致信号太差甚至信号出不来从而导致测试无法执行，如下图1所示，板子上的信号点很小。MIPI D-PHY的TX测试需要同时接入4支差分探头（1对Data，1对Clock），前端的正极接信号，负极接地；在狭小的空间尽量多的引出测试信号，对探头前端的体积也提出了很高的要求；这里推荐采用N5425B系列探头前端配合116xB系列探头放大器，在保持探头小体积的同时提供良好的信号探测质量，下图2是Tx测试链接示意图与实物图。

图1：MIPI实测探头焊接连接图

图2：4支1169B探头连接25G带宽示波器示意

与N5425B探头前端实物

3. Tx测试时夹具的选择

在一些利用静态的高速串行技术（如PCI Express、SATA 等）中，通常使用测试设备输入端口作为测量的参考终端负载来完成100欧姆差分基准端接环境。但是，因为 MIPI D-PHY技术利用一个动态的、可切换的电阻端接在接收器（省电功能），无法使用测试设备，即示波器作为参考终端，这种可切换的100 欧姆差分参考电阻终端在高速（HS）操作模式下启用，在低功耗（LP）模式下禁用（打开终端环境）。

执行 MIPI D-PHY 测试测量的常用方法是利用一些测试能够处理各种所需端接负载的测量夹具选定测试的表格（高速模式或低功耗模式测试），使得在做Tx测试时，夹具的选择至关重要。

一般来说，有两种测试夹具类型可选，一种能够处理所需的自动切换终端负载另一种一次仅支持一个终端负载，用户需要在实际测试时根据需要选择两种不同的夹具适配。

4. 对通道探头延迟进行校准

MIPI总线主要应用于智能手机和移动设备之中，所以MIPI信号对射频信号的干扰非常重视，通常来说EMI由所以共模噪声引起，规范对共模噪声有严格的要求，如D-PHY v2.1标准要求450MHz以上的动态共模噪声要小于15mVrms，要满足这个这个指标，除了优化设计，还需要注意示波器本身的底噪及使用探头时，在小垂直刻度条件下，测量噪声尽量要小；为了得到精确共模噪声参数，需对通道探头延迟做校准，减少因通道延迟引入的共模参数。

5. LP和HS测试组网

C/D-PHY采用LP和HS相结合的机制，需要注意测试组网的差异，对于HS信号的眼图测试，例如C-PHY的三相编码，时钟恢复比较特殊，需要使用连续HS码型进行测试，在芯片测试中，需要通过同轴电缆直接连接到示波器，提升测量信噪比和眼图裕度。

6. 校准工模电平以获得准确幅度参数

MIPI芯片测试中HS信号如何保证绝对幅度和共模的准确性，在C/D-PHY中，由于信号本身有共模点，对于HS信号的参数如眼图、跳变时间等测试需要将信号通过同轴电缆直接连接到示波器测试，一般来说示波器时50ohm对地的结构，如果直接在示波器内测量，会导致共模点电平减少，为了保证准确的共模电平及绝对幅度，需要使用N7010A端接适配器，在C/D-PHY测试软件中，通过N7010A校准，校准共模电平，从而得到准确幅度参数

7. Rx测试中同步AWG以生成更高速率

Rx测试中，因为信号的多电平特性，及需要测量eSpike等参数，为了达到未来更高速率的标准如D-PHY v3.0，测试需要使用高性能AWG，将两个AWG同步起来产生达到10G符号速率的C-PHY或D-PHY信号。