半导体群雄加入UCIe 解析小芯片联盟魅力

由台积电、英特尔(Intel)、三星电子(Samsung Electronics)等三大晶圆代工厂、封测大厂日月光，以及ARM、超微(AMD)、高通(Qualcomm)、Meta、微软(Microsoft)、Google云端(Google Cloud)等大厂组成的UCIe小芯片联盟正式成立，标准化小芯片开源芯片对芯片(die-to-die)互连技术，有助於再摩尔定律(Moore’s Law)趋缓时代，加快芯片制造商自主专用小芯片开发、同时降低成本与加速问世时程。印证小芯片设计在芯片设计领域未来成长性。

此次结盟厂商，标示x86和ARM生态系统大厂对这项技术的参与及认可，但未见RISC-V架构成员、NVIDIA也缺席结盟。UCIe技术结盟的既定目标，是为小芯片建立一个开放且无处不在的生态系统。

UCIe技术实际上是借监於英特尔早期的先进界面汇流排(AIB)技术。英特尔2020年将AIB技术捐赠给CHIPS联盟，因此英特尔非首次以开放方式发布该技术其中一项版本。但UCIe是迄今规模最大、也是最聚焦小芯片的技术发展，从台积电、三星、超微等晶圆制造、CPU设计竞争对手均支持UCIe，即可印证其重要性。

根据AnandTech、Tom's Hardware以及PC World报导，UCIe的小芯片技术并非新概念，实际上，超微与英特尔早已投入多年，如英特尔以自有co-EMIB及ODI技术开发出Alder Lake混合式芯片；超微与英特尔的专业工程夥伴关系也开发出一款内建超微GPU的英特尔CPU时代，名为「Kaby Lake G」。如今UCIe技术等於理论上可让几乎各家芯片制造商，均可从事如Kaby Lake G处理器的设计。藉由UCIe，意谓可让未来的Kaby Lake G芯片更易於制造。

小芯片优势在可於单一封装中导入不同类型制程节点，长期有助芯片制造商各自小芯片设计之间可兼容，有助提高芯片效率、定制化提升及降低成本。但小芯片之间缺乏标准化连结，出现多种定制化专有互连技术，导致当前小芯片无法与其他芯片设计随插即用(plug-and-play)。此外，芯片产业长期深受小芯片设计和互连技术缺乏标准化验证困扰，小芯片生态系统迟迟难以形成。

UCIe技术将实现小芯片之间的标准化连结，如核心、存储器、I/O，其运行类似片上(on-die)连结、同时支持对其他零组件的片外(off-die)连结，并依赖於PCIe和CXL等既有协定。但UCIe联盟发起者已明确表示，UCIe不仅限於只能采PCIe和CXL。芯片制造商也可采自有协定，同样不限只能采PCIe及CXL。

UCIe为一种分层协定，包含物理层和芯片对芯片适配器(die-to-die adapter)。其中物理层可包含多家业者的当前各类封装技术，如标准2D封装、更先进如台积电以中介层为基础CoWoS与英特尔矽桥接EMIB等2.5D封装、以及FOCoS-B这类扇出中介层封装技术。最终UCIe标准也将会扩展至3D封装。

责任编辑：张兴民