电容的滤波和退耦，你当真理解？
来源:射频学堂发布时间:2022-01-151247浏览
询问 AI本周开始聊聊电容相关的面试题。其实之前已经发过一篇跟电容相关的文章“用100nf电容给72Mhz时钟信号退耦合适么？”，感兴趣的朋友可以回过去看下。电容，说起来也简单，干过硬件开发的基本都知道电容的作用。但更深层次的逻辑，不晓得你考虑过没。
照例，先抛出来一道面试“芯片的电源引脚通常会放置一颗或几颗电容，有什么用？为什么？” 怎么样？看似很简单的问题，但往往暗藏玄机。
有些小伙伴会觉得：这面试官真Low，居然问这种问题。芯片电源引脚挂电容的作用，这还用问？当然是储能、滤波、退耦！
当然，这个答案没问题，但只能说是浮于表面或者千篇一律。那么你的得分也不会和别人有什么差别。而面试官凭什么要给你pass呢？
下面我们从几个不同的维度来分析这。
首先，我们从EMS(电磁抗扰度)角度来分析下。
从上图可以看出，当芯片电源引脚端没有放置电容时，电源的回流路径很长。通常情况下，电源上会携带有高频噪声。这样噪声会轻而易举的进入到芯片工作环路，影响芯片工作。
当在芯片电源引脚端放置电容后，由于电容有“通高频，阻低频”特性，电容给高频噪声提供了低阻抗回流路径，使得高频噪声快速返回到GND，减少流入芯片环路的干扰噪声，提升系统的EMS抗扰度性能。
可能你觉得只是这么讲，有些不太信服。那么我们通过实验来验证下。还记得上篇文章讲的TINA-TI仿真工具吧，我们就用这个来仿真。
把我们的电源当做一个激励源VG1，内阻设置为100mΩ。激励源本身可以设置内阻，为了方便观察，单独放置一个R1=100mΩ。PCB板上的Layout走线，一般都会有寄生电感。经验值为10nH/cm，我们这里设置L1=20nH，2cm的走线长度不过分吧。芯片端，C1为寄生电容，C1=1nF。R2为输入电阻，通常很大，R2设置为1MΩ。VF1是输出测试点。这样模型就建立起来了。
这里为方便观察，我们把VG1设置为50Hz的方波，直流偏置1V，交流分量1V。进行瞬时仿真，就出现下面的波形。
发现VF1的波形，正负都有很大的过冲！为什么？
时域没想明白，那就转到频域看看。
我们用交流分析方式，看下这个模型的幅频特性。通过下图可以看出，在f=35.9MHz处，发生谐振。谐振点增益达到30.72dB。
而我们知道方波信号在信号的上升边沿包含非常丰富的频率分量，必定含有35.9MHz附近的频率分量。谐振点附近的能量就会被放大很多倍，这样输出端信号存在过冲也不难理解。
下图，展示了时域波形是由多个不同频率的谐波分量合成。这些谐波分量的频率不同，上升沿各不相同。
(图片来自《信号完整性与电源完整性分析(第2版)》)
既然如此，增加了电容会怎样呢？如下图，分别增加4.7uf和0.1uf。
先看下时域效果，如下图，VF1的过冲消失了！
再看下频域效果，谐振消失！这曲线不就是低通滤波器么！截止频率大概460kHz。
这正好证实了前面的说法：虽然方波上升沿携带有丰富的高频分量，但是由于低通滤波器的存在，为高频噪声提供了低阻抗泄放路径，使得高频噪声和高次谐波提前泄放到系统GND，减少了流入芯片系统的干扰，干扰噪声得到抑制，提升了系统的EMS性能。
接着，我们再从EMI(电磁干扰)角度来分析下。
初中物理的右手螺旋定则，还记得吧。用右手握住通电螺线管，让四指指向电流的方向，那么大拇指所指的那一端是通电螺线管的N极。这是百度百科给出的定义。
(图片来自网络：百度百科)在我们这里又有什么用途呢？我们先看下，芯片引脚端没有放置电容的情况，电流环路很大。
再看下，芯片引脚端放置电容的情况，电流环路明显减小。
那电流环路大和小有什么区别呢？当然有区别，而且很大。在EMC设计中，控制信号环路面试是一个非常重要的点。我们一起看下在自由空间中，环路辐射强度的公式：
E是电场强度，S是环路面积，I是电流，f是频率，D是和环路之间的距离。由此可以看出，环路面积S越大，空间辐射强度E就越大。显然，增加退耦电容后，减小环路面积S，可以降低空间辐射，减少噪声的传播。
第3个维度，稳定芯片电源电压，提升电源完整性(PI)。这个就不过多解释，很容易理解。
现在3个维度已经分析完，总体来看下。
维度1：给高频噪声提供交流泄放回路，抑制高频噪声，提升EMS性能。实际就是电容的滤波功能，也可以说是旁路。维度2：减小RF环路，降低空间辐射，削弱噪声的传播。实际就是电容的退耦功能。维度3：稳定电源电压，提升电源完整性，实际就是电容的储能功能。
其实，单纯的说电容的功能很简单，关键是要理解其中的原理，并能够灵活应用。以上所述，部分内容涉及个人理解，如有觉得不妥，欢迎留言讨论。 怎么样？一个简短的问题，给出的回答可浅可深，就看你对这个知识点的理解达到怎样的程度。你学废了么？
一道面试题
照例，先抛出来一道面试“芯片的电源引脚通常会放置一颗或几颗电容，有什么用？为什么？” 怎么样？看似很简单的问题，但往往暗藏玄机。
自我感觉良好的答案
有些小伙伴会觉得：这面试官真Low，居然问这种问题。芯片电源引脚挂电容的作用，这还用问？当然是储能、滤波、退耦！
当然，这个答案没问题，但只能说是浮于表面或者千篇一律。那么你的得分也不会和别人有什么差别。而面试官凭什么要给你pass呢？
下面我们从几个不同的维度来分析这。
维度1：EMS-提供高频噪声泄放回路
首先，我们从EMS(电磁抗扰度)角度来分析下。
从上图可以看出，当芯片电源引脚端没有放置电容时，电源的回流路径很长。通常情况下，电源上会携带有高频噪声。这样噪声会轻而易举的进入到芯片工作环路，影响芯片工作。
当在芯片电源引脚端放置电容后，由于电容有“通高频，阻低频”特性，电容给高频噪声提供了低阻抗回流路径，使得高频噪声快速返回到GND，减少流入芯片环路的干扰噪声，提升系统的EMS抗扰度性能。模型仿真-时域频域双管齐下
可能你觉得只是这么讲，有些不太信服。那么我们通过实验来验证下。还记得上篇文章讲的TINA-TI仿真工具吧，我们就用这个来仿真。
把我们的电源当做一个激励源VG1，内阻设置为100mΩ。激励源本身可以设置内阻，为了方便观察，单独放置一个R1=100mΩ。PCB板上的Layout走线，一般都会有寄生电感。经验值为10nH/cm，我们这里设置L1=20nH，2cm的走线长度不过分吧。芯片端，C1为寄生电容，C1=1nF。R2为输入电阻，通常很大，R2设置为1MΩ。VF1是输出测试点。这样模型就建立起来了。这里为方便观察，我们把VG1设置为50Hz的方波，直流偏置1V，交流分量1V。进行瞬时仿真，就出现下面的波形。
发现VF1的波形，正负都有很大的过冲！为什么？
时域没想明白，那就转到频域看看。
我们用交流分析方式，看下这个模型的幅频特性。通过下图可以看出，在f=35.9MHz处，发生谐振。谐振点增益达到30.72dB。
而我们知道方波信号在信号的上升边沿包含非常丰富的频率分量，必定含有35.9MHz附近的频率分量。谐振点附近的能量就会被放大很多倍，这样输出端信号存在过冲也不难理解。
下图，展示了时域波形是由多个不同频率的谐波分量合成。这些谐波分量的频率不同，上升沿各不相同。
(图片来自《信号完整性与电源完整性分析(第2版)》)既然如此，增加了电容会怎样呢？如下图，分别增加4.7uf和0.1uf。
先看下时域效果，如下图，VF1的过冲消失了！再看下频域效果，谐振消失！这曲线不就是低通滤波器么！截止频率大概460kHz。 这正好证实了前面的说法：虽然方波上升沿携带有丰富的高频分量，但是由于低通滤波器的存在，为高频噪声提供了低阻抗泄放路径，使得高频噪声和高次谐波提前泄放到系统GND，减少了流入芯片系统的干扰，干扰噪声得到抑制，提升了系统的EMS性能。
维度2：EMI-减小RF环路,降低空间辐射
接着，我们再从EMI(电磁干扰)角度来分析下。
初中物理的右手螺旋定则，还记得吧。用右手握住通电螺线管，让四指指向电流的方向，那么大拇指所指的那一端是通电螺线管的N极。这是百度百科给出的定义。
(图片来自网络：百度百科)在我们这里又有什么用途呢？我们先看下，芯片引脚端没有放置电容的情况，电流环路很大。再看下，芯片引脚端放置电容的情况，电流环路明显减小。那电流环路大和小有什么区别呢？当然有区别，而且很大。在EMC设计中，控制信号环路面试是一个非常重要的点。我们一起看下在自由空间中，环路辐射强度的公式：
E是电场强度，S是环路面积，I是电流，f是频率，D是和环路之间的距离。由此可以看出，环路面积S越大，空间辐射强度E就越大。显然，增加退耦电容后，减小环路面积S，可以降低空间辐射，减少噪声的传播。维度3：PI-稳定电源电压
第3个维度，稳定芯片电源电压，提升电源完整性(PI)。这个就不过多解释，很容易理解。
总结
现在3个维度已经分析完，总体来看下。
维度1：给高频噪声提供交流泄放回路，抑制高频噪声，提升EMS性能。实际就是电容的滤波功能，也可以说是旁路。维度2：减小RF环路，降低空间辐射，削弱噪声的传播。实际就是电容的退耦功能。维度3：稳定电源电压，提升电源完整性，实际就是电容的储能功能。
其实，单纯的说电容的功能很简单，关键是要理解其中的原理，并能够灵活应用。以上所述，部分内容涉及个人理解，如有觉得不妥，欢迎留言讨论。 怎么样？一个简短的问题，给出的回答可浅可深，就看你对这个知识点的理解达到怎样的程度。你学废了么？
新闻来源：射频学堂，文中所述为作者独立观点，不代表icspec立场。更多精彩资讯请下载icspec App。如对本稿件有异议，请联系微信客服specltkj。
