AMD 三维垂直缓存3D V-Cache设计详解

CPU的处理需要数据存储，处理过程中也需要进行中间数据的交换，这是缓存。现代CPU速度越来越快，工艺制程越来越先进，但是近几年频率却不在遵循摩尔定律，因此，CPU性能的提升只有靠其他方面，譬如缓存。本文将为您详解AMD3DV-Cache的设计。

高级技术研究员YuzoFukuzaki，为我们详细解释了AMD在台北电脑展（Computex2021）主题演讲期间介绍的一项难以捉摸的新CPU技术。在该公司后续的讲解中，有将所谓的三维垂直缓存（3DV-Cache），描述为堆叠在CCD（CPU复杂核心模块）顶上的额外64MB末级缓存。

官方宣称3DV-Cache设计可将游戏性能平均提升15%，甚至可与Zen3架构升级所带来的改进相媲美。

主题演讲体验，AMD还亮出了一款基于AM4插槽、Zen3CCD架构、辅以3DV-Cache缓存部件设计的原型样品。

以16核心的处理器为例，3DV-Cache可让其拥有192MB的L3缓存。

YuzoFukuzaki通过详细的理论，阐明了3DV-Cache在处理器缓存层次结构中的最合理位置。显然，它扩展了CCD的L3缓存，而不是作为接替L3的“L4”级缓存。

猜测3DV-Cache应该属于一种SRAM芯片，采用与Zen3CCD相同的7nm工艺制造，尺寸在6×6m㎡，通常位于具有32MBL3SRAM的CCD区域上方。

Fukuzaki预估AMD会为3DV-Cache芯片打出大约23000个硅通孔（TSV），单孔直径约17μm，可将3DV-Cache芯片与主CCD模块紧密连接到一起。

不过对于操作系统来说，缓存的相关层级设置仍是相当透明的（可视作每个CCD模组的96MBL3缓存）。

责编：EditorDan