文章来源：半导体学报
作者：半导体学报
大洋彼岸的第70届ISSCC（国际固态电路会议）于2月19日-23日在美国旧金山线下召开，线上回放也于近日落下帷幕。ISSCC 2023共录用198篇论文，其中有59篇来自中国大陆及港澳地区，首次位居世界第一。
《半导体学报》延续去年对ISSCC 2022的综述报道“Trending IC design directions in 2022” ，持续关注ISSCC 2023中的热点问题。本期栏目我们邀请到七位活跃在一线的青年学者，以“小而精”的mini综述形式帮助大家梳理一些最新的技术趋势，希望对芯片设计领域的科研人员的未来工作有所帮助。他们分别在CMOS图像传感器、数字射频发射器、混合架构DC-DC、压控振荡器、人工智能专用芯片等领域为我们带来细分技术的热点综述与亮点追踪。其中三篇在《半导体学报》今年第四期发表，另外四篇在第五期发表。
文章信息：
Emerging trends of integrated-mixed-signal chips in ISSCC 2023
Jinbo Chen, Jie Yang, Mohamad Sawan
J. Semicond, 2023, 44(5): 050204. doi: 10.1088/1674-4926/44/5/050204
本篇亮点综述来自中国科学院半导体研究所张钊研究员。文章介绍了2023年ISSCC会议中CMOS高性能锁相环领域的研究亮点。ISSCC 2023报道了7款锁相环芯片，本文通过对这7款芯片进行整理和分析，总结了CMOS锁相环（Phase-locked loop, PLL）发展的如下趋势，供读者参考与探讨：
1）采用越来越多的基于数字校准技术来提升模拟电路性能，包括但不局限于降低分数杂散、提升FMCW雷达的振荡器频率调谐线性度、提升大分频比PLL的参考时钟频率来改善整体性能等，持续改进PLL的校准算法是未来发展的重要趋势之一；
2）PLL具有多种结构，每种结构各有优缺点，将不同结构PLL按照一定方式进行级联组合，能够结合各自优点，从而提升性能，包括同时实现宽频率范围和低抖动等；
3）对于PLL而言，提升参考时钟频率能够有效提升环路带宽从而降低相位噪声，且能够降低杂散，是改善性能的另一种有效方法，而在片上设计本地的低成本低功耗低抖动的参考时钟倍频器，就能在提升PLL性能同时，避免使用高频晶振或者其他高频参考时钟源，从而避免成本显著增加；
4）低电压下实现PLL包括低抖动在内的高性能指标也是一个重要的趋势，能够有助于芯片降低整体工作电压来降低功耗，尤其是对于数字电路占主导地位的系统及芯片而言，效果明细。
文章信息：
CMOS phase-locked loops in ISSCC 2023
ZhaoZhang
J. Semicond.2023, 44(5): 050205.doi: 10.1088/1674-4926/44/5/050205
ISSCC 2023细分亮点综述之一
《半导体学报》今年第四期发表的第一篇亮点综述来自中国科学院半导体研究所冯鹏副研究员和吴南健研究员。文章介绍了2023年ISSCC会议中CMOS图像传感器领域的研究亮点。CMOS工艺仍然是实现图像传感器芯片的主流工艺，基于铜-铜像素级互联的晶圆级堆叠三维集成技术被用于实现具有小尺寸像素和高集成度的图像传感器。目前，CMOS图像传感器仍向着高性能多功能方向发展，文章重点介绍了混合型事件驱动视觉传感器和太赫兹/X射线图像传感器两类新型图像传感器的研究进展并分析了其发展趋势。
文章信息：
CMOS image sensors in ISSCCs
Peng Feng, Nanjian Wu, Jian Liu, Liyuan Liu
J. Semicond.2023, 44(4): 040202 doi: 10.1088/1674-4926/44/4/040202
另一篇来自复旦大学殷韵副教授和徐鸿涛教授。随着大规模MIMO、相控阵等通信技术不断演进和商用，射频芯片通道数目及前端模组数量呈指数级上升，迫切需要改善系统的集成度、功耗和成本。数字化射频技术充分利用先进CMOS工艺小尺寸开关速度快的优势来实现数模转换、滤波、放大和混频等功能，具有结构简洁、小尺寸、高效率、工艺兼容性强等优势，同时便于集成数字移相、数字预失真校准等操作，在新一代无线通信领域具有良好的应用前景。文章对ISSCC 2023会议sub-6GHz及毫米波数字化射频发射技术进行了介绍，并总结了近5年的相关研究方向和设计技术。
文章信息：
Digital-intensive RFIC design techniques for transmitters in ISSCC
Yun Yin, Hongtao Xu
J. Semicond. 2023, 44(4): 040203 doi: 10.1088/1674-4926/44/4/040203
第三篇来自澳门大学路延副教授。随着数据中心和高性能计算对算力（电力）需求的指数级增长，传统供电架构已不堪重负，亟待新型的负载点功率转换器拓扑配合高压供电架构来支撑。所以，基于开关电容和电感的混合型DC-DC电源拓扑架构为最近几年电源管理领域最热门的方向，没有之一。文章基于最近几年和最新发表在ISSCC上的创新拓扑架构，拆解分析了混合架构中的电路单元，总结了几种常见结构单元的设计思路，并试图寻找最优化的功率转换效率和体积的架构折中。
本文提出几个主要观点供大家探讨，包括：1）基于现有开关电容功率转换器架构可以提出多种混合型架构；2）由于大部分时间是低压侧的功率管在导通电感电流，所以它的效率优化至关重要；3）通过在高压侧串联开关电容可以有效减小电感上的电压摆幅；4）开关电容的硬充电相对开关电感可提供快速的瞬态电流响应，并可提升功率密度；5）通过引入谐振式开关电容模块可在较低的开关频率下实现较大的输出功率；6）更大的电流、多路并行模式、多电感架构是一个未来趋势。
文章信息：
Favorable basic cells for hybrid DC–DC converters
Yan Lu, Guigang Cai, Junwei Huang
J. Semicond.2023, 44(4): 040301 doi: 10.1088/1674-4926/44/4/040301
《半导体学报》今年第五期将发表并已上线的两篇亮点综述，包括一篇来自清华大学贾海昆助理教授关于压控振荡器的总结。高速接口、高速ADC、5G/6G通信等应用对压控振荡器的性能提出了苛刻的要求。在2023年的ISSCC中，压控振荡器依然是一个热门的研究领域，四篇从射频到毫米波频段的压控振荡器论文再次刷新了压控振荡器的性能记录。在这四篇论文中，共模操控、多模式、环形电感/变压器等技术再次被证明是非常有效地提高压控振荡器性能的手段。每篇论文又有其独到之处，是多种技术的融会贯通，针对特定的问题进行优化，取得了令人振奋的效果。
文章信息：
The VCOs in ISSCC 2023 set the new performance frontier of silicon-based oscillators
Haikun Jia
J. Semicond.2023, 44(5): 050202 doi: 10.1088/1674-4926/44/5/050202
FullText(点此阅读全文)
另一篇来自复旦大学陈迟晓副教授。随着人工智能的极速发展，机器学习（ML）领域的专用芯片在过去几年中一直是ISSCC的热门话题。相比于通用的CPU、GPU，专用芯片的研究在不断挖掘更高效率、更低延迟和可扩展性方面的新技术。ISSCC 2023的ML芯片论文的一个重要趋势是探索卷积神经网络（CNNs）以外的深度学习体系结构，如最近如火如荼的大模型中的基础算子Transformer、面向更高精度的存算一体一体芯片、基于脉冲神经网络的高能效计算等。文章总结了以下几个重点方向以与读者们探讨：
1，支持浮点计算的存算一体设计：该方向是实现高精度高能效边缘计算，云计算的关键，相关工作例如台湾清华大学提出了一种混合域浮点SRAM存内计算核心、东南大学提出了一种数字域的浮点SRAM存算一体核心、中国科学院微电子所提出的稀疏浮点与整点存算混合的高精度、高能效加速架构等。
2，面向Transformer的定制ML芯片: GPT等大模型的兴起将AI推向了新的发展征程，其基本组件Transformer的定制加速器成为领域内研究热点，例如清华大学提出了一种基于存算一体面向多模态应用的Transformer加速器、复旦大学提出了一款基于蝶形结构的Transformer加速器等、哈佛大学提出的稀疏Transformer加速器等。
3，面向SNN/CNN混合网络的异构SOC：类脑计算一直是突破冯诺依曼架构的研究热点，但是单一的SNN目前在识别精度等方面无法完全替代CNN，因此两者的混合成为研究的新趋势，相关工作例如佐治亚理工大学提出了一种异构CNN+SNN的 SoC；韩国科学技术院提出了一种互补型深度神经网络（C-DNN）处理器，根据不同的任务分配给SNN和CNN核心，实现低功耗推理等
4，多芯粒集成的可扩展高算力集成芯片：由于单芯片的制造最大面积和良率因素，采用多Chiplet可扩展大替代单芯片成为后摩尔时代的一大重要技术，涌现了一批企业的工作。例如AMD公司发表的"Zen 4"架构，可通过一个IO Die与若干个计算Die组合成可扩展的集成芯片产品；特斯拉公司介绍了就集成扇出（Integrated FanOut）先进封装工艺的DOJO超级计算机中的处理器D1芯片等；三星公司、英伟达工艺也发表了起用于芯片间互连的电路技术。
文章信息：
Beyond convolutional neural networks computing: New trends on ISSCC 2023 machine learning chips
Chen Mu, Jiapei Zheng, Chixiao Chen
J. Semicond.2023, 44(5): 050203 doi: 10.1088/1674-4926/44/5/050203
《半导体学报》简介：
《半导体学报》是中国科学院主管、中国电子学会和中国科学院半导体研究所主办的学术刊物，1980年创刊，首任主编是王守武院士，黄昆先生撰写了创刊号首篇论文，2009年改为全英文刊Journal of Semiconductors（简称JOS），同年开始与IOPP英国物理学会出版社合作向全球发行。现任主编是中科院副院长、国科大校长李树深院士。2019年，JOS入选“中国科技期刊卓越行动计划”。2020年，JOS被EI收录。
“半语-益言”系列讲座
借一言半语，聊“核芯”科技，“半语-益言”全三季直播讲座回放链接：
https://www.koushare.com/topicReview/byyy/68
2023年第四季直播讲座不定期举办，敬请关注。
“中国半导体十大研究进展”推荐与评选工作简介：
《半导体学报》于2020年初启动实施 “中国半导体年度十大研究进展”的推荐和评选工作，记录我国半导体科学与技术研究领域的标志性成果。以我国科研院所、高校和企业等机构为第一署名单位，本年度公开发表的半导体领域研究成果均可参与评选。请推荐人或自荐人将研究成果的PDF文件发送至《半导体学报》电子邮箱：jos@semi.ac.cn，并附简要推荐理由。被推荐人须提供500字左右工作简介，阐述研究成果的学术价值和应用前景。年度十大研究进展将由评审专家委员会从候选推荐成果中投票产生，并于下一年度春节前公布。
JOSarXiv预发布平台简介：
半导体科技发展迅猛，科技论文产出数量逐年增加。JOSarXiv致力于为国内外半导体领域科研人员提供中英文科技论文免费发布和获取的平台，保障优秀科研成果首发权的认定，促进更大范围的学术交流。JOSarXiv由《半导体学报》主编李树深院士倡导建立，编辑部负责运行和管理，是国内外第一个专属半导体科技领域的论文预发布平台，提供预印本论文存缴、检索、发布和交流共享服务。
JOSarXiv于2020年1月1日正式上线（http://arxiv.jos.ac.cn/），通过《半导体学报》官网（http://www.jos.ac.cn/）亦可访问。敬请关注和投稿！
半导体学报公众号
长按二维码关注获得更多信息
文章内容仅代表作者观点 不代表中科院半导体所立场 编辑：了之
