SWD下载器通信协议底层原理
来源:strongerHuang 发布时间:2023-02-13
分享至微信


TDI:Test Data In。串行输入引脚 TDO:Test Data Out,串行输出引脚 TCK:Test Clock,时钟引脚 TMS:Test Mode Select,模式选择(控制信号)引脚 TRST:Test Reset,复位引脚
SWDIO:Serial Wire Data Input Output,串行数据输入输出引脚 SWCLK:Serial Wire Clock,串行线时钟引脚
其中SWD只需要两根线(SWCLK和 SWDIO),在PCB布局有限、引脚资源紧张的情况下,SWD算是一种不错的选择。
SWD简介
调试接口

SW 协议序列
主机发送的数据包请求( 8 位) 目标发送的确认响应( 3 位) 主机或目标发送的数据传输阶段( 33 位)



SW-DP 状态
在上电复位后、 DP 从 JTAG 切换到 SWD 后或者线路处于高电平超过 50 个周期后,SW-DP 状态机处于复位状态。 如果在复位状态后线路处于低电平至少两个周期, SW-DP 状态机处于空闲状态。 复位状态后,该状态机必须首先进入空闲状态,然后对 DP-SW ID CODE 寄存器执行读访问。否则,目标将在另一个事务上发出 FAULT 确认响应。
SW-DP 寄存器


[ 新闻来源:strongerHuang,更多精彩资讯请下载icspec App。如对本稿件有异议,请联系微信客服specltkj]
存入云盘 收藏
举报
全部评论
暂无评论哦,快来评论一下吧!

strongerHuang
作者黄工,高级嵌入式软件工程师,CSDN博客专家,嵌入式领域知名号,专注分享嵌入式软硬件、AIoT(物联网+人工智能)、单片机、通信技术、开发工具、半导体、行业资讯等相关内容。
查看更多
相关文章
英伟达拟自研HBM底层芯片
2025-08-18
精准同步,零误差通信!机器人通信模块晶振这样选
2025-09-09
芯对话 | CBM3232:低功耗RS-232收发器:模块原理与实测应用的全链路技术解构
2025-08-06
泰国与美国贸易协议“接近达成”
2025-07-30
欧美贸易协议达成,欧盟内部强烈反弹
2025-07-29
热门搜索
思波微完成天使轮融资
传长鑫和长存启用国产EDA
荣耀在印度遭大立光专利诉讼
华为
台积电
中芯国际
联发科
高通
英特尔