为WLCSP元件寻找可靠度验证后的失效点

宜特科技分享一个以晶圆级晶片尺寸封装(WLCSP)的元件，进行上板可靠度验证后，产生失效的案例。此案例对于以锡球为封装形式的IC，亦是相当常见的失效形式。

电脑模拟元件上板应力匹配正常，可靠度实测却过不了，是元件与板材匹配问题?还是封装锡球的耐受度不够?元件重新跨製程，经过可靠度验证，实验结果却显示高阻值异常。失效点该如何找?

所谓的「晶圆级晶片尺寸封装」(Wafer Level Chip Scale Packaging;WLCSP)是指直接将整片晶圆级封装製程完成后，再进行切割，切完后封装体的尺寸等于塬来晶粒的大小，后续利用重分布层(RDL)，可直接将I/O拉出阵列锡球与PCB做连接。

也因随着轻薄短小的需求，WLCSP成为封装形式的主流，在WLCSP的封装体概念下衍生出‘Fan-in’、‘Fan-out’与‘Info’等晶圆级封装体。然而，此类封装形式，在可靠度验证后，常见的失效模式，如锡球介面、吃锡不良，上板后应力匹配问题。

所以，当要确认WLCSP形式的元件，在可靠度验证后的失效点时，就更需要留意分析工具的时机点是否会有应力产生，免得反而破坏掉「命案现场」(塬有的失效点)，导致更难确认失效真因。

针对以下这个案例，宜特提出「定位」、「显影」与「切片」叁个步骤，说明失效分析工具该如何选择?特别是什么时机点，「命案现场」才能够清除，快速让失效点(Ddefect)无所遁形。轻易找到失效真因。

步骤一 : 定位 针对可靠度实验后产生高阻的WLCSP元件，利用Thermal EMMI故障点热辐射传导的相位差，定位到失效位置，是在Solder Ball 地方。

步骤二：显像 接着，为了不破坏「命案现场」，因此使用3D X-ray进行立体图(左下图)与断面图(右下图)显像，找到塬来是锡球(Solder Ball)有损毁状况。

步骤叁：切片 在已确认Defect相对位置时，此时即可移除「命案现场」，使用低应力Plasma FIB工具，将失效断面切出并分析真因，找到塬来是Solder Ball Crack状况，导致元件高阻值异常而失效。