英特尔：摩尔定律的经济效益将继续存在，7nm正在推进

7nm工艺节点最近被业界热议，有人说摩尔定律已经失效，有人认为摩尔定律依然有效，只是时间拉长，10nm以后芯片代工厂面临哪些挑战？新工艺节点研发会出现哪些困难？带着这些问题，与非网采访了英特尔的三位技术专家，他们分别是英特尔公司高级副总裁、英特尔公司首席技术官兼英特尔研究院院长Mike Mayberry、英特尔公司技术、系统架构和客户端事业部总裁兼首席工程官任沐新博士和英特尔中国研究院院长宋继强。

问题1：工艺节点发展到10nm以下，芯片代工厂面临哪些挑战？应该如何应对？

Mike Mayberry： CMOS 缩放并未就此终止，随着我们控制制造能力的提高，我们可以看到它还在持续进步。我们与其说受到物理条件的限制，不如说受到我们以高精度大批量制造的能力的限制。是的，进步很难，我们不期望它会变得更容易，但我们确实希望继续进步下去。

我们从 22 纳米节点的 Trigate （FinFET） 开始转向 3D技术，但更好的例子是我们在 5 月推出的96 层NAND闪存，每个单元 4 位，每个芯片封装高达 1T bits 的信息。这是一个真正的后登纳德 （post－Dennard） 示例，将增加的功能打包到一个没有特性缩放的裸片中。随着时间的推移，我们预计逻辑也将朝着 3D技术方向发展。

英特尔公司高级副总裁、英特尔公司首席技术官兼英特尔研究院院长Mike Mayberry

我们有一些很有前途的研究设备，例如隧道场效应晶体管 （FET） 和铁电体，它们可以大幅提高功率性能。不幸的是，它们不是 CMOS 的简单替代品。因此，我们期望以异构的方式集成这些器件（例如作为分层），从而将缩放 CMOS 的优点与这些新设备提供的新功能相结合。

随着数据量和数据类型的激增，我们希望将专门打造的新架构快速集成到新的数据世界中。如果我们在物理接口、编程模型、安全性等方面进行标准化，那么异构集成不仅速度更快，而且可以将来自多个团队的小芯片组合起来。

结合了内存和计算的新架构是后波拉克 （post－Pollack） 数据处理的一个例子，其中一个是我们的神经拟态测试芯片Loihi。

与传统软件工作负载相比，人工智能工作负载通常具有极为不同的内存访问模式，因此可以利用不同的数据处理架构。

我们预期摩尔定律的经济效益将继续存在，即使在现在和未来，摩尔定律看起来与戈登·摩尔最初发现的大不相同。因此，我们不要被辩论分散注意力，而是应该继续提供更好的产品。未来 50 年，我们必须超越我们过去 50 年的成就。

问题2：贵公司是否有开发或者支持10nm以下工艺节点的解决方案？在技术研发中遇到了哪些问题？如何得到解决？

任沐新博士：我们的7纳米制程正在深度研发中，我们在这方面也取得了很好的进展。我们现在还不能给出一个确切的时间表。但是我们通过总结10纳米的经验来帮助定义7纳米方面也做出了一些相当明智的选择。我们正努力的在密度、功耗和性能以及进度的可预测性之间找到最佳平衡点。所以我想你会发现，新方案在这三方面更加平衡。

英特尔公司技术、系统架构和客户端事业部总裁兼首席工程官任沐新博士

因此，我们仍然会继续提高晶体管密度，但也会注意这个密度和我们一直努力提高的晶体管性能之间的平衡关系，因为晶体管性能在我们的个人电脑业务和服务器业务中都是提高ASP（平均销售价格）的重要因素。我们也会注意在（预测）产品的发布（时间）方面做到更精确。以上这些都是在我们推进7纳米时、从10纳米学到的宝贵经验。我们一直在密切关注7纳米的进展，就像我们现在密切关注10纳米一样。我能感觉到在研发进展过程中我们已经很好的吸取了这些经验；我们正按照所披露的产品路线图，全力推进我们的产品规划。

英特尔中国研究院院长宋继强：英特尔持续创新推动半导体制造技术的发展，10纳米明年量产，而在10纳米的基础上，7纳米的进展也非常好，通过采用超微缩技术，英特尔让单个芯片的成本加速降低。结合超微缩以及多节点技术集成，英特尔不断强化以数据为中心的产品领导力。

在半导体封装方面，英特尔以“混搭”异构设计，连接不同制程工艺生产出来的“小芯片”，采用全新的2D和3D封装技术，能够以超高能效移动设备的功耗，提供强大的PC性能。