导入大小核/3D IC 移动处理器迈向更高整合

采用big.LITTLE架构的行动处理器系统单晶片(SoC)将全数出笼。随着行动装置对效能与功耗表现的要求愈来愈严格，包括联发科、三星(Samsung)及瑞萨行动(Renesas Mobile)等处理器业者，均陆续改用安谋国际(ARM)提出的big.LITTLE大小核混搭架构，开发新一代多核心处理器，并将于今年大举推出相关产品，抢占高阶智慧型手机市场。  
此外，手机内部处理器、电源管理晶片(PMIC)及触控IC正加速整合，单靠半导体制程演进已渐不敷IC设计商大幅微缩晶片体积，并降低成本的殷切需求，使半导体供应链业者竞相加重三维晶片(3D IC)研发投资，以配合先进制程的导入，实现更高整合度的晶片解决方案。  

抢进高阶智慧手机　big.LITTLE处理器夯


图1    ARM移动通讯暨数位家庭行销经理林修平认为，异质系统架构也将是未来行动SoC发展重点，ARM已加入相关标准组织共同制定规范。
ARM移动通讯暨数位家庭行销经理林修平(图1)表示，由于智慧型手机功能规格不断升级，同时又要兼顾续航力，因此ARM遂跳脱旧有多核心处理器设计方式，进一步推出big.LITTLE大小核心架构，期针对不同效能需求的手机工作任务，以最佳的核心处理，进而减轻系统负担。  

big.LITTLE的概念与油电混合车(HEV)如出一辙，可随时切换运作模式，达成较佳的手机效能与功耗规格。如手机70%以上时间处于待机或轻载状态，以低功耗核心处理就绰绰有余；至于需高度运算的少数情境下，则以高效能核心拉高时脉。 现阶段，big.LITTLE不仅已吸引近十家处理器大厂授权，包括三星、诺基亚(Nokia)及华为等手机品牌厂亦已计划在新产品中导入，足见此一创新SoC架构已成为行动装置供应链业者的布局重点。  

除手机、平板晶片业者逐渐往big.LITTLE架构靠拢外，日本的电视SoC开发商，以及ARM架构伺服器晶片供应商均已研拟导入big.LITTLE方案，从而减轻产品在低负载下的耗电量。  

林修平指出，今年将是big.LITTLE多核心处理器的起飞元年，初期将锁定高阶手机，待明年晶片价格下滑后，即可望渗透至中高价位手机市场。未来1?2年big.LITTLE方案也将获得更多应用处理器开发商青睐，并进一步在平板装置中扩大影响力。  

事实上，联发科已计划借重big.LITTLE技术，全力在平板市场开疆辟土。看好平板市场成长潜力，联发科去年下半年即开始扩大投资平板晶片研发，并于今年初陆续取得宏碁等品牌厂订单，表现亮眼；今年第三季则将再祭出两款28奈米(nm)四核心处理器--MT6582及MT8135，其中一款即采用big.LITTLE架构。  

扩张平板市占　联发科力推大小核AP

联发科总经理谢清江表示，联发科目前在平板晶片市场的表现较去年底预期好很多，且今年下半年还会有两款新产品问世，有助持续扩大渗透率，因此该公司近期已将2013年全年平板晶片出货目标，由原先的五百万到一千万颗大幅上调至一千万到一千五百万颗；并将祭出多元客户的市场发展策略，积极拉拢行动装置、个人电脑(PC)品牌厂及资讯服务商(如电子书业者)。  

谢清江强调，新一代内建四核心ARM Cortex-A7的MT6582将于今年第三季底量产，并导入28奈米制程。同时，联发科亦正如火如荼开发big.LITTLE大小核SoC--MT8135，将整合两颗高效能Cortex-A15和两颗低功耗Cortex-A7核心的混合设计方式，以满足高阶平板应用须兼顾晶片效能、尺寸与功耗的要求。目前该方案已开始提供品牌客户样品，预计于第三季小量量产。  

显而易见，联发科去年底以四核心手机处理器平台跨足平板市场，甚至加码推出平板专用的四核心应用处理器都只是小试身手，今年下半年两款更先进的平板晶片才将真正火力全开。目前该公司平板晶片已有50%以上的比重系出货予品牌大厂，且市占率正持续飙高；下半年两款性价比更出色的新产品出炉后，可望吸引更多品牌、资讯服务甚至白牌业者青睐。  

谢清江指出，年底旗下首款LTE多频多模晶片也将问世，将搭配四核心应用处理器，协助客户的新产品升级4G规格。2014年则将再发布整合应用处理器与LTE基频处理器的四核心SoC。  

因应IC设计业者对big.LITTLE架构的需求，林修平强调，从Cortex-A7/A15以后，ARM未来的处理器核心都会以支援big.LITTLE为主要考量；同时将投资更多软硬体开发资源，加速下一代big.LITTLE方案问世。其中，三维(3D)电晶体或3D IC设计将是后续重要发展方向，目前ARM已与台积电、多家晶片商共同研发16奈米鳍式电晶体(FinFET)，以及立体晶片堆叠制程。  
手机晶片疯整合　3D IC非玩不可
平价高规智慧手机兴起，加速驱动内部晶片整合与制程演进；然而，20奈米以下制程研发成本极高，但所带来的尺寸与功耗缩减效益却相对有限，因此半导体厂已同步展开3D IC开发，以实现更高的晶片整合度，其中，三星已率先宣布将于明年量产。 

拓墣产业研究所半导体中心研究员蔡宗廷表示，2013?2015年手机内部晶片将以应用处理器为核心不断向外整并，并导入20奈米以下先进制程，包括基频处理器、联网模组及射频(RF)收发器均将合而为一。此外，电源、影音和触控IC也将逐步整合成SoC；而各种微机电系统(MEMS)感测器则透过封装技术组成感测器集线器(Sensor Hub)，届时手机内部标配晶片将从2012年的十二颗，迅速缩减至六颗左右(表1)。 


众所皆知，提高晶片整合度的关键在于制程微缩，然而，晶圆厂从28奈米跨入20奈米后，因面临半导体材料物理特性极限，以及钜额的设备投资，闸极制作成本却仅能下降3.34%，远远落后前几代10?33%的水准；而面积也只缩减28%，不如先前每一代演进大多能达到40%的改善；种种因素将导致20奈米约当八寸晶圆价格飙涨35.42%。 

随着制程微缩的投资报酬率逐渐失衡，半导体厂遂转攻3D IC。2013年新加坡国际半导体展(SEMICON Singapore)中，三星、高通(Qualcomm)均揭橥新一代Wide I/O记忆体加逻辑晶片的立体堆叠设计，前者因同时拥有记忆体与应用处理器技术，更一马当先宣布将于2014年投产。 

对封测业者而言，3D IC更将是巩固未来营收的重要武器。蔡宗廷分析，一旦手机标配晶片的封装需求砍半，将大幅影响封测厂营收来源，因而刺激矽品和星科金朋(STATS ChipPAC)，积极布局技术含量及毛利较高的3D IC封装技术，包括晶片面对面堆叠(F2F Stacking)、2.5D矽中介层(Interposer)等。 

除封测厂外，台积电也全力冲刺CoWoS(Chip on Wafer on Substrate)制程商用，吸引设备厂加紧部署新方案。蔡宗廷透露，3D IC须进行矽穿孔(TSV)，流程相当耗时，导致成本高昂；为此，东京威力科创(Tokyo Electron)近期已发布一套新流程，并透过改良蚀刻(Etching)、清洗(Cleaning)和内埋(Liner)设备，节省晶圆阻挡层(Barrier)、化学机械研磨(CMP)的制作时程，让3D IC晶圆生产加快一倍。同时，由于台积电正逐渐增加在地采购比重，因此台商弘塑也已投入研发3D IC蚀刻设备，积极争取订单。 

蔡宗廷强调，行动装置平价高规的发展势不可当，以苹果(Apple)为例，从2010年推出售价650美元的iPhone 4以来，下两代产品价位均维持同样水准，但显示面板、处理器和记忆体等硬体规格却大幅跃进；同样的状况也发生在其他Android手机品牌上，因而加重晶片商产品整合度、生产成本压力。