AB类功率放大器驱动电路的研究与设计

1 AB类功放驱动电路设计目标

在实用电路中，往往要求放大电路的末级(即输出级)输出一定的功率，以驱动负载。能够向负载提供足够信号功率的放大电路称为功率放大电路，简称功放。经典功率放大器有4种类型：A类，AB类，B类和C类，他们的主要差别在于偏置的情况不同。理想的4类经典放大器的最大效率的理论值与导通角的函数关系如图1所示。

A类功率放大器的线性度好，功率传递能力差，效率最大值为50％，导通角为360°；B类功率放大器通过减少一个周期中晶体管工作的时间来提高效率(最好可达78.5％)，保持了实现线性调制的可能性，工作周期为半周期；C类功率放大器提供了接近100％的效率，但同时归一化的功率传递能力和功率增益都趋于零，线性度差；AB类放大器的效率和线性度在A类和B类放大器之间，其最大的特点是导通角的范围为180°～360°，相应的设计目标就是实现他在一个周期的50％和100％之间的某段时间内导通的工作方式，对于单MOS管来说，就是使他的漏极有电流通过的时间多于半个周期。

2 功放驱动电路的具体设计和仿真

2.1 镜像电流偏置方式

在采用双电源供电的差分放大电路中，两管的静态工作点电流直接由恒流源电路提供。对恒流源偏置电路的要求，除了提供稳定的静态工作点电流外，还应具有高的输出交流电阻。镜像恒流源电路是目前应用最广的一种高稳定恒流源电路，他特别适合于用在集成电路中。图2就是采用镜像电流偏置方式实现的驱动电路结构图。

这个电路是由2个性能上严格匹配的NMOS管和1个电阻、1个电感组成，IM1和IM2分别为电路中两个NMOS管M1和M2的漏极电流。M1管与M2管的衬底与源短接，不存在体效应。由于两个NMOS管宽长比完全一样，因此，改变VDD或R，IM1和IM2相应的也就随之改变。鉴于IM2犹如IM1的镜像，故将这种恒流源电路称为镜像恒流源电路。图中的C和L作用跟前面分压偏置方式中论述的一样。

当两管完全对称时，温度的变化就不会引起IM1和IM2的变化，因此镜像恒流源电路是一种高热稳定的偏置电路。这一偏置方法还消除了与固定电压栅偏置有关的热漂移问题。

对于AB类功放，给定VDD为3 V，Vin为直流偏置2 V，振幅1 V，频率1 GHz的正弦波，选定R为800 Ω，C为0.5 pF，L为0.065 nH，M1和M2均为宽0.6μm，长0.18 μm的NMOS。从图3晶体管M2的漏极电流HSpice仿真波形图中可以看出Vg≥0.297 V的时长为0.69 ns，大于0.5 ns的半个周期时长，因此实现了AB类功放的驱动电路的要求，工作时间大于半个周期。

2.2 分压偏置方式

分压式偏置电路，顾名思义就是通过电阻的分压以给出所要达到的偏置电压的电路结构，如图4所示。

电路中的C为隔直电容，隔离输入的信号中由各种原因引起的直流分量，保证电路特性不被意外的直流分量所影响。电路中的电源一般均通过扼流圈L对MOS管的漏极馈电，目的是尽量减小电路中不必要的直流功率损耗，提高功放的效率，在较低的电压下输出较大的功率。因此电路中将扼流电感L接于电源与M1的漏极之间，将DC功率送到MOS管的漏极。

电路中R3为源极电阻，其值很小，使得消耗在他上面的直流功耗也很小，以尽量减小电路中不必要的直流功率损耗，提高功放的效率。R1，R2分别称为上偏置电阻和下偏置电阻，他们的作用是将VDD进行分压，在MOS管栅极上产生栅极静态电压Vg，其值为：

分压式偏置电路不仅能够有效地稳定静态工作点，而且对于换用不同晶体管时，因参数不一致而引起的静态工作点的变化。也同样具有自动调节作用。

对于AB类功放，给定VDD为3 V；Vin为直流偏置2 V，振幅1 V，频率1 GHz的正弦波，选定R1为2 kΩ，R2为1 kΩ，R3为10 Ω，C为5 pF，L为0.065 nH，M1为宽0.6 μm，长0.18 μm的NMOS，从给定的NMOS参数中可算出Vth0约为0.297 V。设置的电阻使得Vg围绕1 V左右上下摆动，摆幅为1 V，即可使得晶体管M1工作时间大于半个周期而小于整周期，从图5晶体管M1漏极电流HSpice仿真波形图中也可以看出其每周期的工作时间为0.79 ns，大于半周期，实现了AB类功放的驱动要求。

2.3 栅极二极管偏置方式

如图6所示，这种电路是一种分压的特殊结构，通过电阻、电感、二极管对VDD进行分压，在M1栅极上产生正的静态偏置电压，使每周期内Vg高于0.297 V的部分增加，这样就可以实现AB类功放驱动的偏压要求。

给定VDD为3 V，Vin为直流偏置2 V，振幅1 V，频率1 GHz的正弦波，选定C为15 pF，R为10 Ω，L1为0.065 nH，L2为2 nH，M1为宽0.6μm，长0.18 μm的NMOS。HSpice仿真得出1 ns内的工作时间为0.75 ns，实现了AB类功放驱动电路的设计目标，每周期的工作时间多于半个周期。