IC Compiler II重装上阵 新思强攻先进制程

    新思科技(Synopsys)强攻先进制程。晶圆厂扩大布局1x奈米先进制程，连带刺激晶片商积极投入先进制程晶片开发，因而面临更为艰钜的设计挑战；有鉴于此，新思科技推出高效率的设计平台--IC Compiler II，紧扣晶片设计商的需求，期能在每一个先进制程节点都抢占先机。

    新思科技设计事业群资深副总裁罗升俊指出，先进制程需求将加剧晶片的验证挑战，因此新的验证/设计方法须紧贴客户需求。

    新思科技设计事业群资深副总裁罗升俊指出，虽然至今22奈米以下的晶片投片试产(Tape-out)数量并不多，不过根据统计，目前市场上在22奈米以下的晶片设计案已超过两百五十个，且其中有一百一十个以上系位于16/14奈米制程节点，显见晶片商对于先进制程的需求正在发酵。

    罗升俊进一步强调，为了在先进制程市场持续占有一席之地，新思科技一直以来都积极与台积电、三星(Samsung)、英特尔(Intel)、格罗方德(GLOBALFOUNDRIES)等晶圆厂维持密切的合作关系；另一方面，新思科技洞见晶片商在先进制程设计过程中，将面临更为严峻的设计挑战，因此该公司亦积极改良晶片设计平台，期能搭起晶片商与晶圆厂之间的完美桥梁。

    罗升俊表示，新思科技曾做过一项调查，请研发工程师指出从晶片设计到上市的流程中，碰到的前三大挑战分别为何。调查结果显示，在预定的时间内完成投片(Tapeout on Schedule)、时序收敛(Timing Closure)不如预期、达成最佳的晶片时序和尺寸(Meeting Timing and Area Goals)三者，是让工程师最为困扰的前三大难题。

   为克服这些挑战，新思科技的IC Compiler II彻底地奠基在全新的多执行绪(Multi-threaded)架构上，并具备超高容量(Ultra-high-capacity)设计规画、时脉建造(Clock-building)技术和先进的整体分析收敛(Global-analytical Closure)技术，让晶片实体设计生产力(Physical Design Throughput)提高十倍。

    据了解，IC Compiler II的设计聚焦在全晶片层级(Full Chip-level)上，其背后的支援技术包括新的整体分析优化引擎(Global-analytical Optimization Engine)、全新的时脉产生器(Clock Generator)以及独特的绕线后(Post-route)优化演算能力，结合这几项技术可提升面积、时序和功耗的结果品质(QoR)。