实现数据通道模型的设计并进行仿真验证

本文在设计该款MCU IP核的数据通道部分过程中，提出了一种特定的数据通道模型;最后，通过对整个MCU IP核仿真综合，对该数据通道模型进行了验证。

1 、数据通道模型及数据总线Verilog HDL模型1.1数据通道模型结构图

本文设计的MCU数据通道模型包含各数据通道单元及单条双向数据总线。其中数据通道单元主要由特殊功能寄存器、通用寄存器及运算单元ALU等电路组成，每个通道单元还可再分为多个子通道单元。数据通道顶层模型如图1所示，数据主要在数据总线及各数据通道单元中流动，由一条双向数据总线完成每个数据组元的读写操作，充当每个组元源总线及目的总线双重功能，并由特定电路完成总线数据的读写操作。该数据通道模型的最大特点为：通过n个子通道选择信号，各数据通道单元内部可再分为n个子数据通道，由1/n译码器实现每一个时刻只有一条子通道选通。上层的数据通道控制信号仍然有效，作为子层数据通道的公共开关。依次类推，该数据通道模型可以是多层的。数据通道层次模型如图2所示。

数据通道模型内数据的流动在时间轴上是时刻向前的，而数据流动的轨迹则呈现为相互环绕的螺旋形。