三星透露HBM4E及第七代DRAM研发新进度

据财联社援引三星内部经营会议消息，6月30日，三星电子DS器件解决方案部门举行内部经营说明会。会上，该公司首席技术官兼半导体研究所所长公布了下一代高带宽内存HBM4E以及第七代10纳米级DRAM（代号D1d）这两项核心存储技术的研发情况。

在DRAM制程方面，三星高管介绍了代号为D1d的第七代10纳米级工艺。该节点线宽介于10至11纳米之间，相较于目前商用的第六代1C工艺实现了进一步微缩。据悉，D1d采用了全新的单元架构与GAAFET晶体管方案，在单位晶圆存储密度及功耗控制上均有提升，未来将用作下一代HBM5高带宽内存的底层存储晶圆。企业内部评估认为该技术具备领先优势，并计划于2026年11月通过生产准备认证（PRA），从而为后续的设备导入和量产试产奠定基础。

针对HBM4E产品，相关负责人透露其可靠性测试良率已突破70%。虽然行业通常将80%视为具备稳定量产条件的成熟门槛，但当前70%以上的良率表明其堆叠、封装及测试工艺已进入稳定收敛阶段，后续提升速度有望加快。目前该产品仍处于验证送样期，尚未开始规模化量产爬坡。

从产品路线图来看，三星已于今年2月率先出货HBM4，并在5月底发布了12层堆叠HBM4E的技术参数及工程样品。HBM4将配套英伟达下半年的Vera Rubin芯片，而性能更强的HBM4E则瞄准明年的Vera Rubin Ultra硬件。基于第六代1C DRAM工艺打造的12层HBM4E，其引脚速率可达14Gbps至16Gbps，在带宽、散热和能效上全面升级，主要服务于超大模型训练与高密度数据中心等高性能计算场景。