据JM半导体副社长高永南（音译）透露，三星电子（Samsung Electronics）通过第六代高带宽存储器HBM4，正在加速追赶目前在HBM市场占据领先地位的SK海力士（SK Hynix）。三星在HBM4中采用了4纳米制程技术，并将存储器内建测试架构从传统的MBIST升级为可编程的PMBIST，大幅提升了生产良率与效率。
三星HBM4系列的设计革新已在实际量产中得到验证。通过引入前端自主筛选机制，三星能够在晶圆阶段预先拦截封装后才会显现的信号缺陷，从而显著提升良率与测试效率。这一技术改进获得了NVIDIA的好评。
MBIST（Memory Built-In Self-Test）作为半导体行业的标准存储器自我测试电路，长期以来被用于验证存储器功能是否正常。然而，由于其测试样式固定、程序容量有限，面对高速、多层堆叠的HBM架构时，其应对能力已显不足。
三星HBM4导入PMBIST后，测试样式从缺省型态改为可自由编程，位址序列也从固定循环升级为灵活循环序列。工程师可以根据不同使用情境定制化验证脚本，测试电路的最大运作速率从9.2Gbps提升至12Gbps，程序容量从2,272位元扩展至512K位元。
高永南指出，三星能够导入PMBIST的关键在于制程节点的跃升。HBM3E基础裸晶（Base Die）采用10纳米级制程，晶体管密度存在上限，无法容纳PMBIST所需的庞大逻辑电路。而HBM4升级为4纳米逻辑制程后，相同面积内可容纳的晶体管数量大幅提升，才真正实现了PMBIST技术转换。
此外，三星还通过红光检测大幅改善良率。据Master金柱佑（音译）透露，HBM晶圆切割过程中常见的“边角崩裂”缺陷，过去在设备内部无法实时监测。通过波长最接近红外线的红光，三星成功在不牺牲分辨率的情况下实现红外线级的穿透检测能力，大幅改善了良率。
日前，调研机构KeyBanc Capital Markets报告显示，NVIDIA Rubin系列AI半导体2026年的产量预测从原先的200万颗下调至150万颗，主要原因是SK海力士与美光（Micron）HBM供应出现延迟。而三星在NVIDIA HBM4品质认证上处于领先地位。若上述分析属实，这也表明三星的良率改善工程逐渐显现成效。
目前，三星正积极通过HBM4逆转市场，并专注于提升HBM4产能。业界指出，三星HBM4整合了自家先进晶圆代工技术，在研发阶段的沟通与合作更具效率。虽然预计HBM4市场初期SK海力士占比仍较高，但若三星能建立成功案例，将有助于未来扩大供应。
