三星发布10nm以下DRAM制造技术，采用创新堆叠方式

据消息人士透露，三星与其先进技术研究院于周二（12月16日）发布了一项制造尺寸小于10nm的DRAM技术。该技术在IEEE会议上首次公开，其核心创新在于将存储单元堆叠在外围电路上，这种方法被称为单元-外围电路（Cell-on-Peri，简称CoP）。

与传统方式不同，传统DRAM制造将外围晶体管置于存储单元下方，但在高温堆叠过程中容易受损，导致性能下降。三星的新技术则采用基于非晶铟镓氧化物（InGaO）的晶体管，这种材料可承受高达550℃的高温，从而有效避免性能劣化。此外，三星还开发了垂直沟道晶体管，其沟道长度为100nm，能够与单片CoP DRAM架构集成。

测试结果显示，该技术在漏极电流劣化和老化测试中均表现出色。三星表示，这项技术目前仍处于研究阶段，未来有望应用于10nm以下的0a和0b类DRAM产品中。这一突破可能为DRAM制造带来新的发展方向。