据Tom’s Hardware报道，全球存储器标准制定组织JEDEC即将完成新一代高带宽存储器标准——“标准封装HBM4”（Standard Package HBM4；SPHBM4）。该标准旨在维持HBM4等级带宽的同时，通过缩减界面宽度与标准化封装设计，降低系统整合成本并提升单堆叠容量，特别适用于人工智能（AI）加速器等对容量与带宽高度敏感的应用。
SPHBM4的核心设计是将HBM4的界面位元数从传统的2,048位元缩减至512位元，并搭配4:1序列化技术，以保留整体带宽表现。这一设计显著减少了SoC所需的I/O面积，缓解了先进制程矽晶成本高涨和HBM堆叠数量受限的问题。在封装方面，SPHBM4仍采用标准HBM4 DRAM晶粒与业界通用的基底芯片封装，理论上单一堆叠容量可达64 GB，约为目前HBM4的4倍多。
相较于传统HBM4或HBM4E，SPHBM4的一大优势在于可在有机基板上实现2.5D整合，避免使用昂贵的矽中介层（interposer）。同时，通过标准化512位元界面，提升了量产效率，成本结构也优于依赖专有界面的C-HBM4E方案。
尽管SPHBM4的整体成本低于高端HBM，但仍明显高于主流显示卡采用的GDDR7存储器。业界分析指出，SPHBM4的设计重点在于提升效能与容量，而非极致成本与功耗控制，因此短期内不具备取代GDDR7成为游戏GPU或消费性产品主流的条件。
此外，尽管512位元界面已较HBM4简化，但在有机基板上部署超过3,000条数据与电源线仍具工程挑战，实际可扩展性仍有待产业验证。整体而言，SPHBM4被视为填补HGM产品线中对中高容量、高带宽且相对成本敏感区段的关键拼图，特别是在AI运算与数据中心领域具有吸引力。
