EUV曝光机是先进制程的核心设备，因技术封锁中国难以获取。但这并不意味着5纳米制程遥不可及。
通过深紫外光（DUV）浸润式曝光机，结合多重曝光、相移光罩、光学临近效应修正（OPC）与自对准多重曝光等技术，理论上可实现近似EUV的精度。比利时IMEC研究中心曾展示，通过8重曝光技术达成5纳米制程的实例。国内晶圆厂正是采用这一技术路线，利用N+1与N+2技术节点（约相当于台积电7纳米与5纳米），配合精密制程控制，将DUV设备性能发挥到极致。
现代半导体“制程节点”已不再单纯指代线宽尺寸，而是更强调晶体管密度（每平方毫米晶体管数量，MTr/mm²）。例如，英特尔14纳米制程实际栅极长度为24纳米，台积电7纳米为22纳米。
台积电初代5纳米制程晶体管密度约1.5亿颗/mm²，三星5纳米约1.27亿颗/mm²。虽华为与联想的芯片密度尚未公开，但推测已接近台积电7纳米至5纳米水平（约0.9-1.2亿颗/mm²）。这意味着，国内5纳米制程虽与国际顶尖水平仍有差距，但在无EUV设备的条件下，已取得显著突破。
不过，该技术路径面临成本与良率的双重挑战，距离商业化量产仍面临诸多难题。多重曝光次数增加会显著降低芯片良率、影响产能，需搭配先进沉积与蚀刻设备，对量产工艺要求极高。且高曝光次数导致制造成本飙升，大面积芯片（如GPU）的良率难以保障，且若晶体管密度无法达标，芯片性能与功耗仍难与国际领先产品抗衡。唯有持续提升晶体管密度、优化良率并降低成本，才能真正缩小与国际顶尖水平的差距。
"添加小助手申请进群"
（icspec—规格书查询、免费发ic供应/采购）
