基于DDS技术的波形设计

摘要：针对数字基带信号的特点和通信系统对信号传输的要求，利用DDS数字频率合成技术进行波形设计。采用了ADI公司的AD9958芯片为核心设计实现了全数字频率合成器，构建了具备FSK调制，PSK调制及线性扫描功能的全数字通信系统。详细介绍了该通信系统的主要构成和实现全数字波形设计的软件控制方式，使其具备多种信号形式，较宽的工作频带、根据工作需要随时变换波形的功能。该系统具有可重复编程和动态重构的优点，使其易于修改，灵活可控，可适用于通信工程实践中。
关键词：DDS；波形设计；FSK；PSK；线性扫描调制；AD9958

0 引言
    目前在各类通信系统中的波形设计，通常是指调制波形的设计问题。一个完善的通信系统通常有多种信号形式、较宽的输出工作频带、根据工作需要随时变换波形，以达到最好的工作效果。
    直接数字式频率合成器(Direct Digital Synthesizer，DDS)是近年来随着数字集成电路和微电子技术的快速发展而迅速兴起的一种新的频率合成技术。它将先进的数字信号处理理论和方法引入到频率合成领域中，有效解决许多模拟合成技术无法解决的问题。模拟的方法最大的问题是不能实现波形捷变，而数字的方法解决了这个问题，而且还可以进行幅相补偿，良好的灵活性使得数字波形的产生方法越来越受到重视。

1 DDS工作原理
    DDS频率合成技术具有ns量级的捷变频时间，mHz量级频率分辨率，相对带宽较宽，高优良的相位噪声性能，可以方便的实现各种调制，是一种全数字化、高集成度、可编程的系统。其工作原理如图1所示。

    DDS应用于各类通信系统时，参考频率源fr多采用稳定的晶体振荡器，以得到频谱纯净的工作时钟。累加器由多个级联的加法器和寄存器组成，当参考频率源fr输入一个时钟脉冲时，它的输出增加一个步长的增量值，增量的大小随频率控制字Kf的不同而变化。当用这个增量的数据进行寻址查表时，正弦查表就把存储在累加器中的抽样数字值转换成近似正弦波幅度的数字量函数，D／A转换器就把数字量转化成模拟量，低通滤波器进一步平滑近似正弦波的锯齿阶梯函数。
    DDS技术与大多数的数字信号处理技术一样，基础仍然是奈奎斯特采样定理。该定理指出当抽样频率大于或者等于模拟信号最高频率的两倍时，可以由抽样得到的离散序列无失真地恢复出原始模拟信号。DDS技术不是对模拟信号进行抽样，而是一个假定抽样过程已经发生且抽样值已经量化完成，如何把已经量化的数值重建原始信号的问题，理论上最大输出频率不会超过系统时钟频率fr的1／2，但在实际应用中由于DDS系统中的低通滤波器非理想特性，由通带到阻带之间存在着一个过渡带，工程中DDS最高输出频率只取fr的40％左右。
    由于受到控制字长N的限制，累加器累加到一定值后，就会产生一次累加溢出，溢出频率即为合成信号的频率。可见，频率控制字Kf越大，累加器产生溢出的速度越快，输出频率也就越高。故在参考频率fr不变的条件下，改变频率字就可以改变输出信号的频率。输出信号的频率分辨率及输出信号频率计算如下：
   

    同理，根据以上查表和累加溢出的原理，对相位和幅度(电流)也有同样的计算，可得出相位分辨率及输出信号相位控制字计算如式(2)所示，输出信号幅度(电流)分辨率及输出信号幅度(电流)控制字计算如式(3)所示。
   

    式中：KP为相位控制字；P为相位累加器位数长度；KA为幅度(电流)控制字；A为幅度累加器位数长度，Imax为输出最大电流。

2 基于AD9958的波形设计
2．1 系统原理框图
    DDS这种类似与查表直接输出信号的合成方式，使其更适用于波形捷变的调制要求。在进行波形设计时，应根据需要选用功能完备的芯片，不仅要求具备控制幅度、相位、频率的能力，还要从整个系统的角度出发进行选择。
    为实现某一带宽信号的PSK调制、FSK调制或线性扫频，以ADI公司的DDS芯片AD9958应用为例，设计一款双通道波形生成器，系统的原理框图如图2所示。

    AD9958是ADI公司的一款高度集成的双通道直接数字频率合成器，其性能特点如下：
    (1)具备2路可同步、可独立控制的信号通道，2路10位的DAC，通道隔离度大于72 dB；
    (2)集成了32位频率累加器，14位相位累加器，10位的幅度控制字。可编程的通道控制对由于模拟处理(例如滤波、放大)或者PCB布线的失配而产生的不均衡进行校正；
    (3)具备三种可编程的工作模式：单频模式、调制模式和扫描模式；
    (4)具备线性频率、相位、幅度的扫描功能；
    (5)支持最高16进制的ASK，FSK和PSK直接调制功能和相应控制电路；
    (6)串行控制接口速度高达800 Mb／s；
    (7)具备正余弦波形表，可编程4～20倍的REFCLK倍增器电路，最高500 MHz的系统时钟。
2．2 DDS硬件电路设计
    系统采用61．44 MHz的晶振，作为控制器和DDS的输入时钟。在DDS内部启用REFCLKP倍增器电路，采用7倍的倍增系数，因此DDS系统时钟f=430．08 MHz。

    在设计中该芯片的编程接口采用多线制串行控制，分别为时钟线SCLK和数据线SDIO_0～SDIO_3，其中SCLK最高速度可达200 Mb／s，当SDIO_0～SDIO_3全部用作数据线时，控制数据速率最高可达到800 Mb／s。以2线制控制接口为例，设置控制参数CSR<2：1>=00，则SCLK作为时钟信号，SDIO_0作为数据信号。
2．3 各类波形设计
2．3．1 单频点模式
    AD9958具备两路输出，分别为CH0：70～100 MHz，CH1：110 MHz，频率控制字长度N=32，相位控制字长度P=14，幅度控制字长度A=10。分别计算出各自通道的频率控制字，写入32位频率控制字CTW0。由式(1)得到频率控制字计算如下：
   

    同理可根据信号相位和幅度的输出要求，根据式(2)和式(3)计算得出相位控制字Po和幅度控制字Io，分别写入相位控制字CPW0的低14位和幅度控制字ACR的低10位，即可实现2路独立单频信号的输出。
2．3．2 调制模式
    AD9958支持2／4／8／16进制的ASK，FSK和PSK直接调制功能和相应控制电路，设置调制模式寄存器CFR<23：22：14>和调制阶数寄存器FR1<9：8>。调制参数写入32位控制寄存器CTW0～CTW15，接口P0～P3在调制模式下输入数字调制的数据。
    以BPSK调制模式为例，调制相位+1．1 rad或-1．1rad，调制速率800 b／s，设置参数：
   

    当CH0通道产生调制信号时，P2控制口作为调制数据输入控制，二进制数据“1”对应+1．1 rad相位，数据“0”对应-1．1 rad相位，当P2口的二进制数据进行变化时，输出的模拟信号相应的产生相位变化。严格控制P2口的二进制数的速率，让每一位二进制数据的保持时间为1／(800 Hz)。
    以4FSK调制模式为例，调频频率为4个，分别为F0～F3，调制速率800 b／s，设置参数：
    CFR<23：22：14>=100：       ／／频率调制
    FR1<9：8>=01；  在4种调制频率，是4阶调制
    CTW0=F0；                  ／／调频参数1
    CTW1=F1；                  ／／调频参数2
    CTW2=F2；                  ／／调频参数3
    CTW3=F3；                  ／／调频参数4
    当CH0通道产生调制波形时，P0和P1控制口作为4进制调制数据控制口，=00时，输出信号频率为F0；=01时，输出信号频率为F2，=10时，输出信号频率为F3，=11时，输出信号频率为F4，根据P0和P1的数据变化完成4进制FSK调制。严格控制P0和P1口的二进制数的速率，让每一位二进制数据的保持时间为1／(800 Hz)。
2．3．3 线性扫描模式
    AD9958对幅度、频率和相位都具备线性扫描功能，当线性扫频模式时，其原理图如图4所示。

    设置线性扫频模式CFR<23：22：14>=101，其扫频上升和下降捷变时间参数分别为RSRR和FSRR，都是8位寄存器，因此最小捷变频时间△t=16．276 ns，最大捷变频时间△t=4．167 μs，可根据需要将控制字写入RSRR和FSRR。
    扫频频率步进△f=1 kHz，其扫频上升阶段和下降阶段频率控制参数分别为RDW和FDW，图4中
   

    用控制接口P2作为CH0通道的线性扫频控制接口，当P2=1时完成上升线性扫频阶段，P2=0时完成下降线性扫频阶段。

3 结语
    DDS全数字结构控制功能使它具备多种数字调制能力，如相位调制、频率调制、幅度调制以及I／Q正交调制等，合成信号时具有超宽的相对带宽、超高的捷变速度、超细的分辨率、连续的相位特性、可以输出宽带的正交信号等诸多优越性能，因此该技术在现代数字通信领域中有广阔的应用前景，是众多应用电子系统实现高性能的关键。该系统具有可重复编程和动态重构的优点，使其易于修改，灵活可控，可广泛适用通信工程实践中。