“拆解与拼搭”Chiplet 强化标准是王道

集微网报道 （文/陈兴华）作为已经存在多年的芯片设计理念，Chiplet如今正焕发出前所未有的勃勃生机，推动因素被认为达到临界水平，同时促成因素开始趋于成熟。尤其是在大算力时代下，Chiplet与异构系统、高速互联等互相成就，成为算力时代的重要解决之道以及大模型构建之基。

相比传统SoC方案，Chiplet将不同的模块、制造成不同的Die封装到一起，具有设计灵活性、成本低和上市周期短等特色优势。而随着Chiplet的升级发展，未来一颗大芯片有可能由不同公司所开发的不同芯粒共同构成。鉴于此，部分国际大厂纷纷布局打造Chiplet技术路线和相关生态产品。同时，一些中小或初创企业也试图通过更低的行业门槛挤入赛道。

但各路对手在这场“拆解与拼搭”Chiplet技术的竞逐中，不乏在高速互联、先进封装、生态配件和设计工具等方面存在诸多挑战和痛点。而在多位行业人士看来，在相对割裂的竞争局势下，建立及强化更加完善的行业标准以推动Chiplet生态的有机发展愈发成为当务之急。

三大核心优势支撑未来半导体商业发展

在人工智能、通用计算和万物互联三大动力驱动下，全新的智能世界正在加速构成，而且对大算力芯片需求永无止境。根据Global Industry Vision，预计到2030年，全球连接数达2000亿，人类将进入YB数据时代；全球通用计算总量将达3.3 ZFLOPS@FP32，同比2020年增长10倍；AI计算总量将达105 ZFLOPS@ FP16，同比2020年增长500倍。

然而，大算力芯片的两大实现路径正面临重要挑战。

芯和半导体研发总监黄晓波日前在集微半导体峰会上指出，“一方面，在工艺性能提升路径上，伴随摩尔定律的演进，半导体先进工艺已经接近物理极限，性能提升放缓，同时先进工艺带来的经济效益锐减。另一方面，在做大芯片路径方面，芯片面积已经接近光罩尺寸极限，单芯片尺寸不能超过1个光罩面积800mm²，而且芯片尺寸越大，落入晶圆坏点位置概率越高、良率越低。”

在这一趋势和背景下，模块化SoC——Chiplet（芯粒）技术逐渐兴起。奇异摩尔方面认为，Chiplet架构的发展主要为应用需求驱动，而且经历了三个时期迭代，即同构拆分、同构扩展、模块化异构组合。其中，Chiplet模块化技术通过组合不同功能的芯片模块，有助于芯片更灵活、更容易地实现扩展和定制，乃至在高算力超大规模芯片系统中至关重要。

进一步来看，作为延续摩尔定律的重要技术，Chiplet可实现芯片升级迭代在性能、功耗和成本等之间的平衡。黄晓波表示：“通过采用Chiplet技术方案，可以将原来做大芯片的SoC做成模块化，然后通过模块化的异构集成组合成性能更优以及晶体管数量更多的大芯片，进而支撑未来半导体的商业化发展。”

黄晓波指出，相比传统SoC技术方案，Chiplet拥有三大核心优势。首先，更小的芯粒尺寸带来更高良率，并突破光罩尺寸限制，降低制造成本。其次，芯粒具有更多工艺节点选择，可以将最佳节点实现的芯粒进行混合集成。最后，硅IP复用提高研发效率，摊薄NRE成本，缩短上市周期。基于此，Chiplet已成功应用于各种高性能计算芯片中。

目前，英伟达、AMD、英特尔、特斯拉和亚马逊等国际大厂已开发布局Chiplet的一些前沿设计、专利和应用。例如在2023年初举办的美国拉斯维加斯消费电子展（CES）上，AMD发布了全球首个CPU+GPU Chiplet MI300，拥有5种/21颗Chiplet和4层堆叠，同时晶体管达到1460亿颗。

与此同时，全球主要芯片巨头也都在基于异构集成、Chiplet、互联网络等构建各自的超大规模异构计算平台。以英伟达为例，其新一代Hopper H100针对大型模型提供9倍AI训练速度。但国内企业相对还处在起步阶段，有待进一步加快追赶。

成算力时代解决之道和大模型构建之基

在成本驱动、性能平衡和技术投入等多因素交织下，Chiplet产业链雏形已悄然形成。与此同时，一场席卷全球的AIGC竞赛正加剧高性能芯片的需求。随着头部大厂和新入局者争相寻求更经济和更快速的方式，Chiplet生态获得前所未有的发展，但各类挑战也不容忽视。

比如大模型驱动高性能计算进化加速的同时，也催生硬件和系统规模亟待提升、算力应用场景进一步多元化、互联效率遭遇瓶颈等愈发严峻的挑战。鉴于此，能有效提升算力、互联密度的异构计算和Chiplet技术备受关注，并被视作构建超大规模异构计算平台的关键。

奇异摩尔联合创始人兼产品及解决方案副总裁祝俊东表示，要构建超大规模异构计算平台，至少需要五大软硬件关键技术，其中后三项技术均与Chiplet相关。

“一是适用于超大规模异构的计算架构，以实现软、硬件结合和单个计算单元性能的最大化；二是统一的编程模型以及协议的库堆栈，以提高软件的应用性；三是从CPU到GPU、NPU，不同类型计算单元对芯粒的支持；四是超大规模的传输网络以及互联网络，把不同的计算单元、存储、连接等单元高效地连接在一起；五是进封装技术，让不同的芯粒用接近SoC的互联密度连接，像一颗芯片一样工作。”祝俊东详细说。

祝俊东认为，在芯片拆分后，需要高效的互联。Chiplet互联涉及多个层次，包括Physical（先进封装）、Electrical（高效连接信号）、Interconnection（统一的连接网络）和Network（高速互联）等，它们构成了一个完整的Chiplet互联体系。因此，互联对于Chiplet至关重要，也是Chiplet所面临的核心挑战所在。

不过，在黄晓波看来，大算力时代背景下，Chiplet成为重要的解决方案，但其首先增加了互连的复杂性，促使标准协议统一化成为趋势，同时Die-to-Die互连保证了不同CCD到IOD的延迟满足要求。因此，Chiplet的关键技术之一是Die-to-Die互连。其次，3D异构集成是Chiplet实现的重要基础，可确保性能、价格、可靠性最优。最后，Chiplet还有一项需要攻坚解决的关键技术是设计流程和EDA工具。

多年来，Chiplet生态发展经历了从内部自研到逐步开放的发展过程。黄晓波表示，“以往，一些海外大厂在做芯片设计时，更多还是在内部生态闭环。但Chiplet的出现不仅将加速、延续甚至超越摩尔定律，还会带动所有IT公司、芯片设计公司更加开放。”因为在设计流程和EDA工具方面，用之前的点工具无法满足Chiplet的高系统集成需求发展。

随着Chiplet技术的不断成熟和商业化推广，越来越多芯片厂商、设计公司和封测企业开始关注和使用Chiplet技术，并专注于产业链各环节，但仍有待探索真正的全面发展之道。

加强完善行业标准是生态有机发展王道

虽然Chiplet的实现方式都是基于2.5D/3D先进封装技术，但当前市面上比较成熟应用Chiplet技术的主要包括AMD、苹果、英特尔等厂商，在具体的封装和互联等方式上均拿出了不同的解决方案，正展现出一种拼搭积木式的角逐。谁的“拆解”和“拼搭”方案技高一筹，谁就更有机会在市场上赢得一席之地。

与此同时，Chiplet架构和异构计算也逐渐从头部大厂偶尔为之的惊鸿一现，演变为高性能芯片的新常态。而更多中小企业的纷纷入局加剧了这场生态大战的激烈程度。

易卜半导体研发副总黎明表示，目前所有的Chiplet接口标准，包括UCIe/BoW都需要先进封装，如设计规则为2um节点和3到5个RDL层的晶圆级扇形封装。他还称，“从良率、成本和性能需求等角度来看，Chiplet技术的发展是大势所趋，但这最好有一定的统一标准，大家都推行内部标准并不利于Chiplet技术的发展和升级。”

摩尔线程AI芯片系统事业部总经理周强亦认为，发展Chiplet标准非常重要，要有统一的标准，软件工具链要兼容。只有解决了通用性、标准化的问题，把封装技术、互联技术做好才能实现Chiplet。

在这一方面，业界也曾有推进行动。例如2022年3月3日，AMD、英特尔等半导体巨头宣布共同成立Chiplet行业联盟，目标共同打造Chiplet互联标准、推进开放生态，并制定了标准规范UCIe，在芯片封装层面确立互联互通的高速接口标准。

但目前来看，半导体产业界在建立Chiplet统一标准上的成效难言理想。

市场研究机构The Linley Group总裁兼首席分析师Linley Gwennap日前在接受集微访谈时表示，Chiplet的设计过程和制造过程更复杂，而且在做一些抉择时总会有一些权衡。例如，如何让信号在Chiplet之间来回传递？如何测算这些信号的传播速度和能力？如今相关标准仍未建立，也没有出现更好的方法。

“现在最缺少的是将Chiplet连接在一起的标准方式，同时各公司需要时间来设计新的Chiplet以满足新兴标准。因此，Chiplet技术可能要在3年后才能实现，包括从不同的公司购买芯片并使用新的UCIe接口将它们连接在一起。”Linley Gwennap还称，现在是关注Chiplet的最佳时机，目前行业已经取得了一些进展，并且正在向这一目标靠近。

其实在UCIe出现之前，各芯片企业已经有多种互连接口，如BoW和AIB接口等。对于所有公司应准备转到UCIe还是尝试保留自己的设计，Linley Gwennap指出，大公司可以坚持自己的标准，但这些标准会被考虑纳入UCIe。另外，对于希望整合来自不同地方的Chiplets的小公司而言，UCIe标准的重要性更大，因为它鼓励更多厂商开展连接合作。

在某种程度上，Chiplet生态发展逐渐呈现“百家争鸣”之势，但天下产业大势常常演变为“大一统”的有机生态。而行业各大小企业竞相布局Chiplet背后，其实也是一场标准与话语权之争。这将是一个较长期博弈和平衡发展的过程，至于谁将力拔头筹还有待观察。

结语

作为半导体领域当前最为热门的技术路线，Chiplet已被许多头部公司、创新企业纳入研发实践。但这场至于芯片制程和生态圈的“革命”，绝非仅靠少数企业的努力探索、奋勇前行就可以实现，这需要整个生态体系的群策群力，全产业链每一个环节的深度参与和沟通合作，从前端的EDA、IP、设计公司，到后端的代工厂、封装企业，每一环节的意义都非同寻常且不可替代。

此外，在当前特殊的产业环境下，由于高算力芯片采购、代工均受限，以及自主制造面临国内先进制程产能稀缺问题，Chiplet或将成为国产芯片的破局之路。一方面，国内企业应积极布局Chiplet技术，向打造全球领先算力芯片继续砥砺前进。另一方面，由于Chiplet分割的部分并不是都需要采用前沿技术，国内产业链应借此加强融入全球化发展，通过深度合作模式加强整体市场竞争力和促进国内半导体产业发展。

（校对/李映）