DTCO引领存储设计大变革！

来源:半导体行业观察发布时间:2023-06-081059浏览

存储占据半导体三分之一的江山，只要有数据就离不开存储。在当今快速发展的数字时代，数据处理和存储需求呈指数级增长，这使得内存设计技术的重要性日益凸显。内存是计算机系统的核心组成部分，它对计算机的性能、功耗和可靠性都起着至关重要的作用。与此同时，功耗和散热问题也成为了限制内存技术进步的瓶颈。随着这些新需求和挑战的出现，仅靠单一领域的创新无法再产生最佳的PPA（性能、功耗和面积）结果。

近年来，“设计工艺协同优化 (DTCO) ”这一概念经常被提起，包括台积电、三星和联电等晶圆代工厂都开始透过DTCO来缩短芯片设计到投片的前置时间。例如此前，台积电就在多个场合讲述了其在7nm一代利用DTCO大获成功的案例。借助DTCO来尽可能多地优化半导体工艺以及电路设计正在变得越来越热门。那么，DTCO能否用于内存的设计？使用DTCO的方式方法将为内存发展带来哪些创新引擎？行业内是否已经有成熟的内存DTCO设计工具？本文将针对这一系列问题进行探讨分析。

内存设计的难题和挑战

首先让我们来分析下，步入后摩尔时代，内存设计面临哪些新挑战，这对内存设计提出了哪些新要求，又促使内存发生了哪些设计上的变革？

过往数十年来，摩尔定律的不断发展为内存设计带来了可预测的路径。然而，随着摩尔定律的放缓和Dennard scaling（丹纳德缩放）的终结，使得内存设计无法再仅依靠自身来获得常规的性能提升。

摩尔定律我们都已非常熟悉，在此解释一下Dennard scaling，它是摩尔定律的一个补充概念，由罗伯特·丹纳德（Robert Dennard）在1974年提出。Dennard scaling解释了为什么随着晶体管尺寸的缩小，芯片可以在保持功耗不变的情况下提供更高的性能。根据Dennard scaling，当晶体管的尺寸减小一半时，其性能（例如开关速度）将提高大约一倍，但功耗也将减少一半。这种比例关系使得制造商能够在保持相对较低的功耗下提供更高性能的芯片。然而自2005年至2007年左右以来，Dennard scaling效果逐渐减弱甚至失效，尺寸缩小到一定程度后，功耗无法进一步降低，而且晶体管的性能也受到限制。因而，这就需要从业者们来通过其他创新的方法来实现内存设计的进步和优化。

从存储芯片设计过程来看：

在DRAM阵列中，位线和字线寄生效应对设计产生了更大的影响。为了保持足够高的存储电容值，需要采用更高纵横比的电容器结构，并集成具有更高介电常数的材料；此外，单元电容、单元接触电阻和行锤效应使得对DRAM进行缩放变得更具挑战性；还有，工艺可变性降低了传感电路的设计余量，对DRAM和NAND外围设备的扩展产生了更大的影响。

在NAND Flash领域，各大存储厂商都在发展3D NAND，为了提高存储容量和密度，3D NAND的层数越来越多，已经来到200多层，而且还在不断增高。随着层数的增加，这就对垂直通道的定义和蚀刻工艺提出了新的挑战。

从整个开发周期上来看，减少开发周转时间（TAT）也是内存设计中的一个关键问题。随着技术的不断发展和市场竞争的加剧，缩短产品开发周期对于保持竞争力至关重要。

总之，上述这些因素共同推动了内存设计领域的变革。为了应对这些挑战，内存设计需要不断创新和寻找新的解决方案，尤其是随着相变存储器 (PCM)、磁阻 RAM (MRAM) 和铁电 RAM (FeRAM) 、电阻式随机存取存储器 (RRAM)等新兴存储器技术近年来的发展，内存设计创新的需求变得愈发强烈。

DTCO将成为内存设计成功的关键

DTCO是Design Technology Co-optimization的缩写，它强调了设计、制造和材料等多个领域之间的合作和协调。行业普遍认为，DTCO是一种支持快速高效技术探索、设计PPA评估和设计收敛的方法。通过DTCO方法，设计团队和制造团队能够在设计阶段就考虑到制造的限制和要求，从而提前解决潜在的制造问题，并确保设计在实际制造中的可行性和可靠性。

将DTCO用于存储器技术的开发，内存设计可以更好地考虑制造方面的因素，提前解决潜在的制造难题，并优化芯片的性能和功耗。

那么，一款DTCO工具需要具备哪些关键的步骤呢？

理想情况下，内存DTCO流程应模拟存储器外围关键高精度模拟电路（例如读出放大器）中工艺可变性的影响。最佳流程主要包括以下几个阶段：

晶体管建模：利用技术计算机辅助设计(TCAD)模拟具有可变性源的制造过程，以获得晶体管的电气特性数据，并生成用于后续的SPICE模型提取的数据。

寄生提取：通过创建电路的3D表示，使用互连工艺流程的描述和电路元件（例如读出放大器）的布局作为输入，将其输入到寄生场求解器网表中，并对其进行RC寄生参数的注释，以提取电路的寄生效应。

SPICE仿真：使用提取的SPICE模型和带有注释的网表进行仿真，利用可变建模功能来模拟对变化敏感的电路指标。这样可以评估电路在不同工艺变化下的性能表现。

这些流程能够帮助设计团队更好地理解工艺变化对内存性能的影响，值得注意的是，这只是内存DTCO流程的一部分，还可能涉及其他问题和步骤。然而，通过以上提到的关键问题，可以建立起一个全面的DTCO流程，为内存设计提供有效的优化方法。

提升内存设计的利器

目前在行业内，新思科技已经可以提供成熟的内存DTCO解决方案，不仅能满足所有上述这些要求，而且还针对内存设计中的其他一些关键问题进行了全面考虑。

下图是新思科技的内存开发DTCO流程。在整个流程中，紫色的部分是新思科技所提供的多个工具，该流程的核心是新思科技PrimeSim SPICE，这是一种高性能模拟器，用于模拟、RF和混合信号设计，也可用于存储器的设计开发。

新思科技用于内存开发的DTCO流程

具体来看，在晶体管建模阶段，可以使用Sentaurus Process来模拟晶体管的制造过程，利用Sentaurus Device模拟晶体管的性能，并使用Mystic从TCAD输出中提取SPICE模型。生成的SPICE网络列表经过Process Explorer进行过程仿真，以验证电路的性能。同时，利用Raphael FX电阻和电容提取工具，对电路中的电阻和电容进行准确的提取。这些工具能够提供精确的寄生参数信息，帮助设计团队更好地理解电路中的寄生效应，并进行更准确的设计优化。

新思科技的这一解决方案还包括一种数据到设计的工作流程，如下图所示，它使得晶圆厂的数据可以直接被新思科技PrimeSim模拟器使用，以便进行快速的PPA评估。这个工作流程能够帮助流程技术人员和设计工程师跳过繁琐且耗时的模型提取步骤，特别是对于那些使用非标准流程技术的人来说。在这个工作流程中，设计工程师可以选择使用传统的DTCO流程或数据到设计工作流。使用新思科技Custom Compiler、新思科技PrimeWave Design Environment和新思科技PrimeSim模拟器，设计工程师可以进行早期布局和后期布局仿真，以执行更全面的性能、功耗和可靠性评估。

数据到设计流程与TCAD-to-SPICE直接链接

除此之外，新思科技还可以提供定制设计的内存DTCO的解决方案。内存设计人员可以利用新思科技的光刻感知定制内存设计来处理最新的深亚微米节点和新兴内存技术。

通过光刻感知定制设计加快设计收敛

结语

在内存设计迎来巨大挑战的时刻，新思科技及时洞悉行业发展需求，推出内存DTCO解决方案，这将成为设计工程师的得力助手，帮助他们克服内存设计中的各种难题，并为行业带来新的突破。未来，借助DTCO技术，Fabless厂商在半导体工艺开发的过程中将会有越来越多的参与度。随着技术的不断演进，我们可以期待新思科技这一内存DTCO工具在行业内所发挥的重要作用。

本文参考资料

新思科技白皮书《Meeting the Major Challenges of Modern Memory Design》

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3426期内容，欢迎关注。

DTCO引领存储设计大变革！

全部评论

热门搜索