这将是下一代晶体管！

来源:半导体行业观察发布时间:2023-05-261643浏览

来源：内容由半导体行业观察（ID：icbank）综合自网络信息，谢谢。

作为公司 2023 年欧洲技术研讨会的一部分，台积电提供了其在互补场效应晶体管 (CFET) 方面的工作的最新情况，并透露其实验室中有工作中的 CFET。但即使台积电迄今取得了进展，该技术仍处于早期阶段，距离大规模生产还有几代人的时间。

与此同时，在 CFET 之前将出现环栅 (GAA) 晶体管，台积电将在其即将推出的 N2（2 纳米级）生产节点中推出这种晶体管。

作为 GAAFET 的最终继任者，CFET 是 TSMC 的长期押注之一，预计在功率效率、性能和晶体管密度方面，CFET 将提供优于 GAAFET 和 FinFET 的优势。然而，这些潜在的好处是理论上的，并且取决于克服制造和设计中的重大技术挑战。特别是，CFET 预计需要使用极其精确的光刻技术（想想high NA EUV 工具）将 n 型和 p 型 FET 集成到单个设备中，并确定最理想的材料以确保适当的电子特性.

就像其他芯片厂一样，台积电正在研究各种晶体管设计类型，因此在实验室中使用 CFET 非常重要。但这也不是完全出乎意料的事情。其他地方的研究人员之前已经组装了 CFET，因此现在由专注于行业的台积电来弄清楚如何实现大规模生产。为此，台积电强调 CFET 不会在不久的将来出现。

负责技术路线图、业务战略的高级副总裁 Kevin Zhang 表示：“让我澄清一下该路线图，纳米片以外的所有东西我们都会放在我们的 [路线图] 上，告诉你还有未来。”“我们将继续研究不同的选择。我还添加了基于一维材料的[晶体管]，所有这些都在研究中，现在正在研究未来的潜在候选者。”

事实上，研究项目需要很长时间，而且当你同时进行许多研究项目时，你永远不知道其中哪一个会取得成果。即使在那个时候，也很难判断台积电（或任何其他晶圆厂）会选择哪种潜在结构候选，最终，晶圆厂必须满足更大客户的需求（例如，苹果、AMD、联发科、英伟达、高通）在这个生产节点准备好进行大批量生产的时候。

据张说，为此，台积电将在未来几年使用 GAA 结构。

“Nanosheet 从 2nm 开始，这是合理的预测，并且 nanosheet 将至少使用几代，对吧，”张问道。“所以，如果你考虑 CFET，我们已经利用 [FinFET] 五代，也就是 10 多年了。也许 [器件结构] 是其他人需要担心的问题，那么你可以继续写一个故事。”

CFET之前，还有新选择

最先进的计算机处理器制造商正处于十年来设备架构的第一次重大变革——从finFET到纳米片的转变。再过 10 年应该会带来另一个根本性的变化，纳米片器件相互堆叠以形成complementary的 FET (CFET)，能够将某些电路的尺寸减半。但专家表示，后一举措可能是一项艰巨的任务。一个称为forksheet的中间晶体管可能会在不做太多工作的情况下缩小电路。

Imec逻辑技术副总裁Julien Ryckaert说，forksheet 的想法来自探索纳米片架构的极限。纳米片的主要特征是其水平堆叠的硅带被其电流控制栅极包围。尽管纳米片最近才投入生产，但专家们早在几年前就已经在寻找它们的极限。他说，Imec 的任务是弄清楚“nanosheet 将在什么时候开始发挥作用”。

Ryckaert 的团队发现，缩小基于纳米片的逻辑的主要限制之一是保持构成 CMOS 逻辑的两种晶体管之间的分离。这两种类型（NMOS 和 PMOS）必须保持一定的距离，以限制降低设备性能和功耗的电容。“forksheet 是打破这种限制的一种方式，”Ryckaert 说。

forksheet 方案不是单独的纳米片设备，而是将它们成对地构建在介电壁的两侧。（不，它真的不太像fork。） Imec 的 CMOS 技术总监Naoto Horiguchi说，这堵墙可以让设备靠得更近，而不会引起电容问题。他说，设计人员可以使用额外的空间来缩小逻辑单元，或者他们可以使用额外的空间来构建具有更宽片材的晶体管，从而获得更好的性能。

“CFET 可能是最终的 CMOS 架构，”Horiguchi 谈到 Imec 预计将在 2032 年左右达到生产就绪状态时说。但他补充说，CFET“集成非常复杂。” 他说，Forksheet 重复使用了大部分纳米片生产步骤，这可能会使它变得更容易。Imec 预测它可能会在 2028 年左右准备就绪。

然而，仍有许多障碍需要跨越。“这比最初想象的要复杂，”Horiguchi 说。从制造的角度来看，介质壁（dielectric wall）有点让人头疼。先进 CMOS 中使用了多种类型的电介质，并且涉及将其蚀刻掉的几个步骤。制作Forksheet意味着在不意外攻击墙壁（accidentally attacking the wall）的情况下蚀刻其他Forksheet。Horiguchi 说，哪种类型的晶体管应该放在墙的两侧仍然是一个悬而未决的问题。最初的想法是将 PMOS 放在一侧，将 NMOS 放在另一侧，但将相同类型放在两侧可能会有优势。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3413期内容，欢迎关注。

这将是下一代晶体管！

全部评论

热门搜索