台积电：2nm 2025年量产 强化版3nm明年量产

集微网消息，台积电近日宣布2nm将如期于2025年量产，并推出新3nm技术；其中，强化版3nm（N3P）制程预计2024年下半年量产。

据台媒中央社报道，台积电于美国时间26日举办北美技术论坛。台积电总裁魏哲家在会上表示，客户从未停止寻找新方法，利用芯片的力量为世界带来令人惊叹的创新，台积电也持续成长进步，加强并推进制程技术，提高效能、功耗效率及功能性，协助客户在未来持续释放更多的创新。

台积电会中揭示最新技术发展情况，包括2nm制程技术进展、新3nm制程技术、3DFabric先进封装及硅晶堆叠的系统整合技术等。台积电宣布N3E、N3AE制程预计于今年量产；强化版3nm（N3P）制程预计2024年下半年量产；2nm制程在良率和元件效能进展良好，将如期于2025年量产；N3X制程预计于2025年进入量产。

据了解，支持更佳功耗、性能与密度的强化版3nm（N3P），相较于N3E制程，在相同功耗下速度增快5%；在相同速度下功耗降低5%至10%，芯片密度增加4%。N3X制程着重于性能与最大时脉频率，相较于N3P制程，在驱动电压1.2伏特下，速度增快5%，并拥有相同的芯片密度提升幅度。

先进封装方面，台积电正在开发具有高达6个光罩尺寸（约5000平方毫米）重布线层（RDL）中介层的CoWoS解决方案，能够容纳12个高频宽存储堆叠。三维芯片堆叠部分，台积电推出SoIC-P，作为系统整合芯片（SoIC）解决方案的微凸块版本，提供具有成本效益的方式来进行3D芯片堆叠。有关设计支持，台积电推出开放式标准设计语言的最新版本3Dblox 1.5，旨在降低三维集成电路（3DIC）的设计门槛。

（校对/赵月）