英飞凌顶部散热封装注册为JEDEC标准，助力功率密度更上层楼

日前，英飞凌宣布其高压MOSFET 适用的 QDPAK 和 DDPAK 顶部散热 (TSC , Top Side Cooler) 封装已成功注册为 JEDEC 标准。这项举措不仅进一步巩固了英飞凌将此标准封装设计和外型的TSC 封装推广至广泛新型设计的目标，也给OEM 厂商提供了更多的弹性与优势，帮助他们在市场中创造差异化的产品，并将功率密度提升至更高水准，以支持各种应用。

纵观数十年来半导体行业的发展，无论是数字电路，还是模拟或功率器件，主要依赖缩微技术工艺的演进。但如今，随着制程的不断缩小，缩微技术并不能完全满足技术的演进。一方面在数字电路上，包括3D封装，Chiplet等创新技术都在弥补缩微放缓所带来的不足，同样，在功率半导体方面亦是如此。

正如英飞凌科技电源与传感系统事业部大中华区应用市场总监程文涛表示，随着工艺制程越来越小，高压超结硅功率器件的FOM已经接近物理极限，此时进一步降低导通阻抗，就需要在封装领域进行突破。此外，包括碳化硅、氮化镓等新一代宽禁带半导体，也需要更先进的封装技术充分发挥其性能。

英飞凌QDPAK 和 DDPAK 顶部散热封装就是这一趋势的尝试与验证。

顶部散热的优势

开关电源的发展一直以更高功率密度和更优化的成本作为其主要发展趋势。时至今日，市场上最常见的封装依然是成熟的通孔器件 (THD)，诸如TO247、TO220等封装，其优势是可以最大限度利用外加散热片。但随着电源的功率密度要求越来越高，给散热预留的空间越来越少，与此同时，高功率所带来的发热量却越来越大。

实际上无论是在通信等领域的无风扇散热设计，还是越来越高的算力给服务器等基础设施带来大功率需求，或者电动汽车中功率转换部分的集中化，“都让这种矛盾的需求愈发明显。”

众所周知，散热问题严重影响了MOSFET，甚至整体功率部分的性能及安全可靠性。TSC这类采用表面贴装（SMD）技术的芯片，可以将功率器件的发热导至芯片顶部，再通过统一的散热板散发掉，实现了热路径与电气连接和PCB板的分离。

程文涛表示，表面贴装是走向高功率散热的第一步。一般情况下，SMD主要通过底部散热，但是PCB本身的材质散热效果很差，需要采用单独铺铜的方式，进行热量传导。但这样会在芯片下方形成局部热点，从而给PCB散热带来压力。另外，也可以采用IMS（绝缘金属基板）的PCB，但这会带来成本的飙升。考虑到PCB常见的FR4材质有最大工作温度环境，因此有效的将热与PCB分离才是最好的散热设计。

而采用顶层散热封装技术之后，可以在同样的PCB材质下，有效且均匀地把热量散出去。这也意味着在同样散热面积下，设备能够支持更大的功率。

程文涛说道，英飞凌在最初推行顶层散热模式之时，遇到了方方面面的阻力，包括生产线、安规、散热等等环节都需要与之配合，并且电源工程师更是信赖并且习惯采用TO247和TO220等传统THD封装方式。因此QDPAK和DDPAK在散热能力方面主要也是与TO247和TO220对标，从而体现出其巨大优势。

如图所示，和TO220相比，DDPAK在高度，厚度，面积，热阻以及寄生电感等方面，都具有明显优势。

“最主要的阻力来自于产线以前缺乏配套顶部散热的加工能力，需要解决的问题是在同样一个PCB上加装顶部散热芯片，要保证一致的高度、均匀性以及热阻。我们花了差不多两年的时间，通过实验以及头部厂商的配合，逐渐摸索出一套行之有效的方法。”程文涛表示。

目前最行之有效的方法是采用隔离片+导热胶的方式进行散热，这也是英飞凌通过反复实验得出的结论。相比螺丝、铜夹具或者焊接等方式，此方式更具可制造性，可靠性及成本优势。

除了提高散热效率，提升功率密度之外，TSC还可提高装配的效率，可以使用更少的连接器以及更廉价的PCB板卡，从而优化整个生产过程。

入选JEDEC，实现标准化热管理

DDPAK和QDPAK入选JEDEC标准，对于英飞凌及其客户而言，是极其重要的。

JEDEC是一个全球性的半导体行业标准化组织，致力于制定半导体行业的规范标准，以便创新被全球范围内的半导体制造商广泛采用。JEDEC标准具有权威性和可靠性，如果一个产品符合JEDEC标准，就意味着该产品已经通过了标准化的测试和验证，并具有与其他符合该标准的产品具有相同的互操作性和兼容性，这有助于提高整体的竞争力以及用户使用度，最终可以促进产业发展。

程文涛介绍道，厂商选定一款功率器件的时候，至少都要有一个或以上的备选方案，以保障供应的稳定性。因此如果制定一套统一的标准，可以方便用户替换为其他厂商的产品，这也是英飞凌之所以注册JEDEC标准的重要原因。

另外，程文涛也强调，散热要以系统的眼光去看待，因此对于TSC而言，需要行业内尽可能多的产品遵循统一标准，比如在此次JEDEC标准中，英飞凌除了QDPAK和DDPAK之外，还有包括TOLT等一系列顶部散热封装标准，并将其统一制定为2.3mm厚度，从而最终可以使用一整块散热片对功率转换部分进行集中散热。

“得益于能够在JEDEC标准组织里面得到注册，TSC的推行速度在过去几年里越来越快。”程文涛说道。“JEDEC标准不设置专利门槛，因此推广障碍会少很多。”

顶部散热越来越受到关注

英飞凌一直在积极探索先进的封装形式，以扩展硅的边界，并充分利用宽禁带半导体的特性。比如近期的Source Down（源极底置）技术，该技术是将漏极与源极对调，源极朝下，漏极朝上，这样可以缩短电源环路。另外，英飞凌也开发了4引脚的插件封装TO247，解决了引脚的顺位问题，方便PCB Layout，同时减少了门极振铃从而抑制了EMI。

除了英飞凌之外，其他功率厂商也在积极开发类似的顶部散热封装，这也证明该技术在提高功率密度方面成为了共识。而随着JEDEC标准的不断演进，从而确保电源技术还可以继续朝向更高密度更大功率方向前进。