清华大学电子工程系在ISSCC 2023发表5篇论文

被业界誉为芯片设计界的国际奥林匹克盛会的国际固态电路大会（ISSCC 2023）近日在美国旧金山举行。今年恰逢ISSCC 70周年大庆，也是自2020年疫情以来首次全线下模式召开的芯片设计领域的国际盛会，来自全球工业界与学术界的数千名领域专家齐聚旧金山。

本次大会，清华大学电子工程系（下称“电子系）有5篇文章入围，研究成果涵盖了近似数字存内计算电路、面向自动驾驶等领域的3D点云处理器、超低功耗模数转换电路、宽带太赫兹倍频芯片、面向神经接口的超低功耗高吞吐率发射机设计。

入选论文分别来自电子系电路与系统研究所和微波与天线研究所的研究团队。目前，电路与系统研究所有14位教师，微波与天线研究所有8位教师。

电子系入围论文介绍：

近似数字存内计算芯片

刘勇攀、贾弘洋、杨华中教授等发表题为“A 28-nm 38-to-102-TOPS/W 8-b Multiply-less Approximate Digital SRAM Compute-In-Memory Macro for Neural-Network Inference”的论文。数字存内计算技术相比于模拟存内计算具有高精度、易集成的特点，但其能量效率和面积效率受数字乘累加电路限制难以进一步提升。针对该关键问题，研究团队设计并流片验证了一款基于SRAM的高能效近似数字存内计算芯片。该芯片采用加法网络近似传统卷积网络，通过L1距离代替乘法运算，大幅削减了数字电路开销。同时采用预计算重塑数据流，将绝对值计算进一步简化为比较操作。此外，设计的高密度动态逻辑比较器通过电路级的可约束近似计算进一步提升能效和面积效率。基于以上创新点设计的存内计算芯片采用28nm工艺制造，峰值8比特计算能量效率达到102TOPS/W，相比于相同工艺下数字存内计算工作能效提升3倍以上，展示了近似数字存内计算电路的性能优势。

存内计算核心芯片及硬件指标

3D点云处理器芯片

刘勇攀、杨华中教授等发表题为“A 28nm 2D/3D Unified Sparse Convolution Accelerator with Block-Wise Neighbor Searcher for Large-Scaled Voxel-Based Point Cloud Network”的论文。相比2D视觉信息，3D点云数据可以提供丰富的几何、形状和深度信息，使得深度3D点云模型在自动驾驶、智能机器人等领域得到广泛应用。然而3D点云数据具备稀疏、非规则的分布特性，带来随机数据存取访问、2D/3D多样稀疏卷积计算、非均衡计算核心调度等硬件难题，限制其面向实际应用落地。为提升点云模型的硬件运行效率，研究团队设计并发布了2D/3D融合的稀疏点云加速器芯片。团队基于分块存储管理机制实现无序稀疏数据的连续、高效传输，设计2D/3D多稀疏度可重构卷积计算电路实现4类稀疏卷积的高效支持，提出多核心混合调度优化策略解决稀疏计算存在的负载不均衡、数据复用效率低的问题。该芯片是首款支持大规模化点云模型端到端运行的智能芯片，在TSMC 28nm工艺下成功流片，峰值处理能效达到4.68TOPS/W，相比2022年文献中的相关工作能效提升2倍以上。同时团队将该芯片与激光雷达集成实现了可演示实时系统，并在ISSCC Demo环节中进行展出，显示出其对点云模型强大的实时推理能力。

点云加速器芯片及硬件指标

超低功耗模数转换芯片

揭路教授和孙楠教授等发表题为“A 10mW 10-ENOB 1GS/s Ring-Amp-Based Pipelined TI-SAR ADC with Split MDAC and Switched Reference Decoupling Capacitor”的论文。下一代无线通信系统（如WiFi-7）向着更高带宽与更高阶调制进展，对高速（>1GS/s）中高精度（>12比特）模数转换器（ADC）有着迫切需求，且ADC功耗往往成为系统的功耗瓶颈。针对高速高精度ADC的低功耗设计挑战，研究团队采用了流水线与时间交织融合的架构，在避免了时间交织复杂校准的同时大幅降低了功耗；针对高速余差放大器设计问题，通过分裂电容的方式解决了低电源电压下高速环形放大器的PVT稳定性问题。基于该架构设计的12比特ADC采用28nm工艺实现，在1GS/s采样率下包含基准缓冲器的总功耗仅为10mW，并达到63dB的SNDR，是目前相同指标下功耗最低的ADC。

显微照片（上）及与世界先进水平能效的对比（下）

宽带太赫兹倍频芯片

陈文华教授团队发表了题为“A 200-to-350GHz SiGe BiCMOS Frequency Doubler with Slotline-Based Mode-Decoupling Harmonic Tuning Technique Achieving 1.1-to-4.7dBm Output Power”的论文。硅基宽带太赫兹信号产生是实现低成本、高集成度的高精度雷达和高分辨率成像等系统的重要途径。针对传统硅基太赫兹振荡器和倍频器所面临的带宽受限和输出功率不足问题，团队提出了基于槽线的谐波调谐技术，通过槽线变压器结构为推-推式二倍频器（push-push frequency doubler）在超宽带范围内实现了高平衡度的基波输入和最佳二次谐波调谐，有效地提高了倍频器的工作带宽、输出功率和基波抑制水平。所提出的宽带二倍频器基于0.13μm SiGe BiCMOS工艺成功流片，在200至350GHz频带内实现了最高4.7dBm的输出功率和最大37dBc基波抑制水平，功率波动仅为3.6dB，其各项性能指标在超宽带范围内达到甚至超过了相似频段的窄带太赫兹倍频芯片。

宽带太赫兹倍频芯片及指标

超低功耗Gbps发射机芯片

张沕琳副教授等发表题为“A 1.8Gb/s, 2.3pJ/bit, Crystal-Less IR-UWB transmitter for neural implants”的论文。近年来脑机接口前沿领域涌现了一批千通道以上的高密度电极，与这些电极搭配的无线传输技术需要满足高速率（>1Gbps)，低功耗（<10mW)，小体积和经皮传输四大条件。针对这些挑战，研究团队首先设计了D16PPM-PWM-DBPSK的IR-UWB混合调制方式，让单个IR-UWB脉冲可以调制6bit信息，成倍减少相同数据率下的发射脉冲数量；同时采用差分编码的方式，降低了调制解调对晶振和PLL提供的高精度时钟的需求，适用于体积受限的无晶振场景。为了降低功耗，研究团队提出了基于多相环路振荡器的数字边沿组合发射机架构，通过高效率的脉冲生成模块，脉冲整形模块和PA模块，实现了所提出的混合调制方式。基于该架构的40nm发射机，在达到1.8Gbps的吞吐率的同时，功耗仅4.09mW，能量效率达到了2.3pJ/bit，实现了相关工作中最高的传输速度和最优的能量效率，也是首个高速无晶振的IR-UWB发射机。最后，这一发射机在体外经皮传输实验中实现了20cm的经皮传输距离。

芯片图片及性能对比

ISSCC (International Solid-State Circuits Conference)国际固态电路会议始于1953年，是全球学术界和工业界公认的集成电路设计领域最高级别会议，被认为是“集成电路设计领域的奥林匹克大会”。ISSCC通常是各个时期国际上最尖端固态电路技术最先发表之地。每年吸引超过3000名来自世界各地工业界和学术界的参会者。2023年ISSCC共录用同行评审论文198篇，其中清华大学为第一署名单位的论文共入围13篇。