嘉善复旦研究院与复旦大学团队在下一代频率综合器研究中取得突破

多制式、高数据速率和高信道容量的下一代微波和毫米波通讯对系统本振信号提出了更严苛的要求。

近日，针对频率综合器中调频范围、相位噪声和芯片面积等关键指标，嘉善复旦研究院闫娜教授团队提出了集成多模LC压控振荡器的亚采样型锁相环架构。相关成果以“Analysis and Design of a Dual-Mode VCO With Inherent Mode Compensation Enabling a 7.9–14.3-GHz 85-fs-rms Jitter PLL”为题发表在集成电路设计领域顶级期刊IEEE固态电路期刊(JSSC)上。复旦大学博士研究生王一卓为第一作者，嘉善复旦研究院芯片设计与测试中心主任、复旦大学微电子学院副院长闫娜教授、嘉善复旦研究院射频芯片设计部副部长、复旦大学青年研究员许灏博士为共同通讯作者。

该架构借助内生模式补偿技术和计算机辅助的阵列优化算法，在40nm CMOS工艺下实现了基于片上电感变压器的双模振荡器，在相同的芯片面积下将压控振荡器的调频范围拓展至两倍并得到了更低的相位噪声；并成功应用在闭环的亚采样型锁相环系统中，在不借助频率依赖的环路增益校准的情况下在全频带范围内得到接近最优的相位噪声；芯片在7.9~14.3GHz的宽带调频范围内均实现了<85fs的超低积分抖动，综合性能优值达到国际先进水平。该芯片面向微波和毫米波通讯，为未来下一代卫星通讯和5G毫米波通讯中超宽带低噪声的频率综合器提供关键IP支撑。

图1：芯片显微照片

图2：振荡器和锁相环芯片架构图

图3：芯片测试结果