中科院研究员韩银和：芯粒虽不万能，却是未来几年提升芯片性能的主要技术路径

集微网消息，1月15日，在清华大学集成电路学院集成电路高精尖创新中心主办的第七届未来芯片论坛上，中科院计算技术研究所研究员韩银和表示，芯粒虽不是万能的，却是未来几年提升芯片性能的主要技术路径，这条技术路径对我国更有利。

韩银和指出，高性能芯片是国家战略产品、数字经济基础，也是受制于人的重灾区，我国芯片自给率极低，集成电路是我国第一大进口商品。高性能芯片也是整个电子信息产业的核心和基础，整个产业对算力需求持续增长。

“然而算力危机也随着神经网络的迅速发展而出现，即应用算力的超摩尔定律需求和芯片摩尔定律增长迟缓之间的矛盾。为了破解这一危机，业内开始探索新的技术路径。”他说道。

业内周知，增加芯片面积是提高算力的重要手段之一，但这种方法会遇到面积墙问题，目前光刻机口径、成本、良率等限制使得单die面积无法持续增加。

为了突破面积墙问题，业内提出了大芯片概念，“所谓大芯片，就是面积大于一个光罩制造尺寸，同时采用半导体制造技术来集成的芯片。”韩银和解释说道。

目前做大芯片有两条技术路线，一是晶圆级平面大芯片，二是用芯粒集成大芯片。韩银和表示，在平面上做大芯片会面临良率、供电、散热、热应力等各类挑战。我们主要的技术路径是后者，优势在于三维集成能够大幅提高晶体管总量，同时芯粒的模块化能够降低芯片设计时间和成本。

“芯粒技术已成为高性能处理器的重要使能技术，正朝3D集成、更大规模、更大数量、更多种类趋势发展。”韩银和补充说道。

接下来，韩银和指出芯粒集成大芯片正面临四个需要解决的科学问题。一是如何设计并行架构和机制，以提升并行计算效率；二是如何设计访存结构和互连，以提升访存能力；三是如何设计高性能和新结构基板，以支撑规模扩展性；四是如何设计散热、供电、应力结构和机制，保证可靠性。

针对上述问题，中科院计算技术研究所和之江实验室正在开展之江大芯片项目，于2020年开始相关工作，目标探索大规模芯粒集成大芯片的体系结构、编程方法、散热结构等关键使能技术，以研发出万核处理器。

最后，韩银和指出，芯粒虽不是万能的，却是未来几年提升芯片性能的主要技术路径。这条技术路径对我们更有利，它是半导体硅工艺的延续，涉及到设计、EDA、制造、封装全流程，应用需求牵引芯片和封装等在其中扮演越来越重要角色，而这是我国相对具有基础的领域。

（校对/王云朗）