在制程工艺难以进步的情况下，Chiplet小芯片架构可以实现晶体管密度的突破，因此对于半导体行业来说非常重要。目前，英特尔、AMD、ARM等芯片巨头均已推出Chiplet小芯片架构，但是本土半导体厂商在这一领域仍比较欠缺。
不过，近日传来一则好消息——在12月16日“第二届中国互联技术与产业大会”上，首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准正式通过工信部中国电子工业标准化技术协会的审定并对外发布。据悉，这是中国首个原生集成电路Chiplet技术标准，对于中国集成电路产业延续“摩尔定律”、突破先进制程工艺限制，以及探讨先进封装工艺技术具有重要意义！
▲资料图或许大家对Chiplet还不太了解，简单来说，Chiplet技术就是对原本复杂的SoC芯片的解构，将满足特定功能的裸片通过die-to-die内部互连技术与底层基础芯片封装组合在一起，类似于搭建乐高积木一般，最后集成为一个系统级芯片。这样可以通过对不同功能模块的芯片选用合适的制程工艺，从技术方面实现各功能的最优化、成本的最小化、性价比的最大化、模块复用的灵活化。举例来说，在一颗7nm工艺制程的芯片中，一些次要的模块可以用如22nm的较低的工艺制程做成Chiplet，再“拼装”至7nm芯片上，原理如同搭积木一样，从而可以减少对7nm工艺制程的依赖。基于这一特性，Chiplet模式也被认为是在摩尔定律趋缓下的半导体工艺发展方向之一。更重要的是，Chiplet是物联网时代最需要的技术。我们都知道，物联网最大的特点在于严重的碎片化，这就注定无法通过一个通用芯片就解决所有问题。比如，一个性能强大的通用芯片，当然可以去覆盖到各种各样的应用场景当中，但或许可能会因为成本问题被弃用，毕竟市场对技术方案的选择最终都会落到性价比上。而Chiplet所提供的“组装化”思路，无疑为满足物联网应用技术可行、成本可控产生了新启迪。
▲资料图据了解，此次发布的《小芯片接口总线技术要求》描述了 CPU、GPU、人工智能芯片、网络处理器和网络交换芯片等应用场景的小芯片接口总线（chip-let）技术要求，包括总体概述、接口要求、链路层、适配层、物理层和封装要求等。小芯片接口技术的应用场景包括：●C2M（Computing to Memory），计算芯片与存储芯片的互连。●C2C（Computing to Computing），计算芯片之间的互连。两者连接方式：◎采用并行单端信号相连，多用于 CPU 内多计算芯片之间的互连；◎采用串行差分信号相连，多用于 AI、Switch 芯片性能扩展的场景。●C2IO（Computing to IO），计算芯片与 IO 芯片的互连。●C2O（Computing to Others），计算芯片与信号处理、基带单元等其他小芯片的互连。
▲《小芯片接口总线技术》标准概况图此标准列出了并行总线等三种接口，提出了多种速率要求，总连接带宽可以达到 1.6Tbps，以灵活应对不同的应用场景以及不同能力的技术供应商，通过对链路层、适配层、物理层的详细定义，实现在小芯片之间的互连互通，并兼顾了PCIe等现有协议的支持，列出了对封装方式的要求，小芯片设计不但可以使用国际先进封装方式，也可以充分利用国内封装技术积累。总之，中国首个原生Chiplet小芯片技术标准的发布，无疑是中国半导体产业的又一次进步！
来源： 21ic电子网
【免责声明】文章为作者独立观点，不代表IC咖啡立场。如因作品内容、版权等存在问题，请联系IC咖啡进行删除。
