【中国IC风云榜候选企业87】兆松科技：专注RISC-V工具软件 加速异构SoC的设计验证

【编者按】2023年度中国IC风云榜全新升级，首次与中国汽车报强强联手、通力合作，整合汽车产业链资源，本届年会进一步扩展赛道形成30大奖项，覆盖领域更广、产业触达程度更深、行业影响力更大。本次评委会由中国半导体投资联盟超100家会员单位和数百位行业CEO担任，奖项名单将于2023中国半导体投资联盟年会暨中国IC风云榜颁奖典礼上揭晓。

本期候选企业：兆松科技（武汉）有限公司

【参选奖项】：年度技术突破奖

兆松科技（武汉）有限公司（以下简称：兆松科技）成立于2019年，专注于RISC-V相关工具链、操作系统等底层软件研发。公司核心成员来自中国台湾晶心科技, 英国Imagination等公司的领导层或核心团队，在编译器，芯片设计，操作系统等相关行业具有着数十年的从业经验。

时下，随着技术的不断变革、数字化进程的加速、AI 大数据应用扩展，对于算力的需求迅猛增长，而作为算力承载的基础芯片整体性能诉求也已经远远超越单个工艺节点两年翻一番的摩尔定律局限，架构创新成为解决这一挑战的有力尝试，发展异构SoC成为业界共识。但异构SoC与传统硬件设计上有很大不同，在设计之初就需要软硬件协同进行，其中，软件开发的成本甚至超过了SoC的设计验证成本，业界亟需高效创新的异构SoC设计开发工具。

手握编译器和EDA的相关核心技术，兆松科技是国内少有的兼备软硬件设计经验的异构智能系统专家，目前，针对异构SoC的软件栈，兆松科技已推出全套RISC-V工具链解决方案。

该异构SoC软硬件协同设计开发工具链包括全套RISC-V elf/linux工具链，newlib, glibc以及c++函数库, 高性能libml DSP函数库，调试器zdb, 仿真器zemu, ISO 26262 MISRA C安全检测工具等，其中RISC-V编译器具有世界一流水平的代码密度和性能。

作为竞逐2023中国IC风云榜“年度技术突破奖”的有力抓手，兆松科技异构SoC软硬件协同设计开发工具链采用了多项创新技术，软硬件协同设计从系统层面进行优化，利用专用架构的定量化模型库进行虚拟建模，进行软硬件联合设计、仿真及验证。通过高级语言、编译器、仿真器、调试器等多种工具的优化，可大幅提高芯片设计效率和安全可靠性，降低成本。

从实测数据及产品指标来看，兆松科技的工具链产品具有以下突出性能特点：

1.RVV自动向量化

生产环境中，自动向量化算子和4个手写intrinsic版本AI算子相差5%左右的动态指令数，correlation内核cycle数比手写版本性能好46%

2.DSP函数库

目前研发的纯算法版libml DSP函数库，实现了transformation类的函数代码密度比CMSIS DSP小90% 到50%，同时性能超过CMSIS DSP，误差比CMSIS DSP小一个数量级。

3.编译器

zcc编译器所编译出来的coremark，在芯来的N300开发板上跑分3.78，比上游的llvm 11.0高出64%，比上游的RISC-V gcc 11.1高出11.4%，比SiFive商业化编译器在SPECINT2K6 RV64GCBV性能测试好15%。

4.调试器和仿真器

zemu除了支持ISS层级的ISA功能仿真之外，还支持SoC层级的虚拟建模和仿真功能以及near cycle accurate的仿真。

5.ISO26262车规安全检测

第一版zchecker车规安全检测工具中，包括MSRA C 2012的143条安全检测规范，以及修订版1和2中新增的23条安全检测规范，后续产品会支持MISRA C++ 202x的安全检测。

x86 、ARM 之外，开放开源的 RISC-V发展迅猛，已经成为第三大处理器体系。近几年来，RISC-V在国内也颇受欢迎，兆松科技的全套RISC-V工具链将加速芯片公司的产品设计，向高端高性能产品扩展，推动国内RISC-V生态建设，从上游软件工具领域助力中国芯片自主化发展。

【奖项申报入口】

2023中国半导体投资联盟年会暨中国IC风云榜颁奖典礼即将于12月在合肥举办，奖项申报已启动，目前征集与候选企业/机构报道正在进行中，欢迎报名参与。

【年度技术突破奖】

“年度技术突破奖”奖项旨在表彰技术不断创新迭代，攻克难关，技术水平国际先进或国内领先，推动全球科技潮流向前迈进的企业。

【报名条件】

1、深耕半导体某一细分领域，2022年发布的新技术产品有重大技术突破，代表国际/国内先进水平；

2、产品应用范围广，市场反馈及前景良好，对全球/国内半导体产业的发展起到重要作用；

【评选标准】

1、技术产品主要性能和指标30%；

2、技术突破创新性50%；

3、市场应用20%；