免责声明：内容如有侵权，请联系本部删除！（手机微信同号15800497114）来源：半导体行业观察 集体电路(IC) 发明至今已有50多年，自1991年问世以来，国际半导体技术蓝图(International Technology Roadmap for Semiconductors，ITRS) 一直是半导产业往前迈进的指南，蓝图预测半导体技术会遵循摩尔定律(Moore's Law) 的缩放节奏迈进。不过，在2016年7月ITRS所释出的半导体产业「未来蓝图」报告显示，估计微处理器中的晶体管体积将在2021 年开始停止缩小，这意味着微处理器中的晶体管数量将不会再如摩尔定律所说的会逐步增加，也就是说摩尔定律已宣告死亡。随着摩尔定律的死亡，国际半导体技术蓝图ITRS也将步入历史。取而代之的，将是异构整合蓝图（Heterogeneous Integration Roadmap，HIR）。 虽然芯片设计和制程技术的创新仍然继续，但进展已明显趋缓，不管制程技术下杀到多少微米，芯片尺寸的缩减似乎已到了极限，更遑论同时要增加密度以提升性能。图1及图2是Alphabet的总裁John Hennessy 于2018 年7 月ERI会议中展示的两张图表。图1显示了40年间的DRAM的容量和密度增长放缓的情况；而图2则显示了40年间的CPU运算性能变化，明显看出在近年成长已趋于平稳。 图1. 40年间的DRAM的容量和密度增长放缓的情况（资料来源：J Hennessy, ERI Conf July 2018）
半导体产业协会(SIA) 于2016年7月正式宣告ITRS国际半导体技术蓝图时代的结束。其后SIA 和SRC (半导体研究公司，Semiconductor Research Corporation)于2017 年3 月联合发表了名为《半导体研究机会：产业愿景和指南》报告（Semiconductor Research Opportunities：An Industry Vision and Guide）。报告中指出：「前进的道路并不像摩尔定律时代那样清晰，然而，巨大的经济和社会效益潜力— 其中一些是可以预见的，但有一些只能想像…… 在这个关键点上，需要产业界、政府和学术界携手合作，才能持续进步成长。」 图2. 40年间的CPU运算性能成长，近年已趋缓（资料来源：J Hennessy, ERI Conf July 2018）
虽然制程技术的演进已渐渐无法满足芯片「体积缩小性能提升」的无止境需求，但需求并没有消失，因此，人们开始往构装技术动脑筋。 异构整合是指将单独制造的「组件」整合到更高层次的组装（系统级封装- System in a Package，SiP），以使整体性能提升。系统级封装不是随便将两个芯片封装在一起就可以，而是必须满足下列条件才行：
图1. 40年间的DRAM的容量和密度增长放缓的情况（资料来源：J Hennessy, ERI Conf July 2018）
图2. 40年间的CPU运算性能成长，近年已趋缓（资料来源：J Hennessy, ERI Conf July 2018）
图3. 异构整合(图左) 及系统级封装(图右)（资料来源：日月光半导体）
