芯片制造提出新的挑战，原子层蚀刻工艺过程满足新要求

最近，能源部(DOE)的普林斯顿等离子体物理实验室(PPL)宣布加入该行业，以延长这一过程，并寻找新技术来制造更强大、更高效、更经济的芯片。在与全球芯片制造设备制造商LamresearchCorp签署的第一项PPL研究中，实验室科学家正确预测了原子级芯片生产的基本阶段。

目前，芯片制造已进入5纳米节点，随着集成电路的不断微缩，工艺技术面临巨大挑战。

其中，原子层刻蚀工艺(atomiclayeretching，ALE)近年来成为一项新兴技术。ALE能将刻蚀精确到一个原子层(相当于0.4nm)，要求刻蚀过程均匀地逐个进行，并在适当的时间或位置停止，从而获得很高的刻蚀选择率。

ALE不仅具有很高的蚀刻选择率，而且由于自饱和效应的保证，其蚀刻速度的微负荷（Micoloadin）效应几乎为零。无论的部分，每个周期只完成一个原子层的蚀刻。此外，ALE使用的等离子体相当弱。有些甚至使用远程等离子体源，等离子体携带的紫外线辐射和电荷很小，所以对设备的电损伤很小。

ALE基于蚀刻控制、良好的均匀性、小的负载效应等优点，ALE也越来越受到重视，重新成为研究的热点。然而，ALE的应用仍处于初级阶段，相应的设备仍不成熟，与上述理想的AIE应用还有相当长的距离。

最近，能源部(DOE)的普林斯顿等离子体物理实验室(PPL)宣布加入该行业，以延长这一过程，并寻找新技术来制造更强大、更高效、更经济的AOZ1280CI芯片。在与全球芯片制造设备制造商LamresearchCorp签署的第一项PPL研究中，实验室科学家正确预测了原子级芯片生产的基本阶段。

其中，PPL科学家对ALE进行了建模。这个过程可以用来蚀刻硅膜上复杂的三维结构，其关键尺寸是人类头发的几千倍。

PPL的研究人员说：“作为第一步，模拟结果与实验基本一致，并可能导致对ALE原子尺度蚀刻理解的改进。所有这些都始于建立我们对原子层蚀刻的基本理解。”他指出，理解的改进将使PPL能够调查表面损伤的程度和ALE期间形成的粗糙度。

该模型模拟了依次使用氯和氩等离子体离子来控制原子尺度上的硅蚀刻过程。等离子体或电离气体是由自由电子、正电离子和中性分子组成的混合物。半导体设备加工的等离子体接近室温，与核聚变实验中使用的超高温等离子体相反。

Graves说:“Lamresearch的一个惊人的经验发现是，当离子能量远高于我们开始时的能量时，ALE过程会变得特别有效。因此，这将是我们下一步的模拟工作——看看我们是否能理解离子能量高得多时发生了什么，为什么它这么好。”